در یک ADC با توان کم و سرعت بالا، مقایسهکنندههای دینامیکی با توان کم و سرعت بالا از نیازهای ضروری میباشد. این مقاله تحلیلی از ملاحظات تاخیر انتشار، سرعت، و توان مصرفی مقایسهکننده را ارائه میکند و عبارات تحلیلی مورد نظر تجزیه و تحلیل میشوند. با استفاده از معادلات ر چکیده کامل
در یک ADC با توان کم و سرعت بالا، مقایسهکنندههای دینامیکی با توان کم و سرعت بالا از نیازهای ضروری میباشد. این مقاله تحلیلی از ملاحظات تاخیر انتشار، سرعت، و توان مصرفی مقایسهکننده را ارائه میکند و عبارات تحلیلی مورد نظر تجزیه و تحلیل میشوند. با استفاده از معادلات ریاضی، میتوان طراحی مقایسهکنندهها را درک نمود. بر اساس تحلیل ارائه شده، یک مقایسهکننده دینامیکی جدید با اصلاح مدار مقایسهکننده دو دنباله برای سرعت بالا و توان کم در ولتاژهای تغذیه کم بدون پیچیدگی طراحی مدار پیشنهاد شده است که منجر به کاهش قابلتوجه در زمان تاخیر و در نتیجه افزایش سرعت میشود. نتایج شبیهسازی در فناوری CMOS 0.18 میکرومتری نتایج تجزیه و تحلیل را اثبات میکند و نشان داده شده که مقایسهکننده دو دنباله پیشنهادی توان مصرفی را کاهش داده و سرعت را افزایش میدهد. نتایج شبیهسازی نشان میدهد که مقایسهکننده پیشنهادی تا فرکانس 5/2 گیگاهرتز با تاخیر 69 پیکوثانیه کار میکند و حدود 329 میکرووات را در ولتاژ تغذیه 2/1 ولت و انحراف استاندارد 8/7 میلیوات مصرف میکند.
پرونده مقاله
امروزه، طراحان سیستمهای مدرن دیجیتال و آنالوگ بهمنظور افزایش کارایی سیستم از چندین سطح ولتاژ در یک مدار استفاده میکنند. برای تبدیل سطوح ولتاژ در مدارهای با کارایی بالا، استفاده از مدارهای مبدل سطح ولتاژ با سرعت بالا و مصرف کم ضروری است. در این مقاله، یک مدار مبدل سطح چکیده کامل
امروزه، طراحان سیستمهای مدرن دیجیتال و آنالوگ بهمنظور افزایش کارایی سیستم از چندین سطح ولتاژ در یک مدار استفاده میکنند. برای تبدیل سطوح ولتاژ در مدارهای با کارایی بالا، استفاده از مدارهای مبدل سطح ولتاژ با سرعت بالا و مصرف کم ضروری است. در این مقاله، یک مدار مبدل سطح ولتاژ با کارایی بالا با نام LSBB ارائه میگردد که از سه بخش اریبسازی بدنه، مدار آینه جریان و مدار بالاکشنده و پایینکشنده تشکیل شده است. ایده اصلی این طراحی، استفاده از مدار اریبساز برای وابستهکردن پایه بدنه ترانزیستورهای طبقات ورودی به ولتاژ VDDL است. این وابستگی منجر به تغییرات ولتاژ آستانه و در نتیجه تغییر تأخیر و توان مصرفی در راستای افزایش کارایی مدار میگردد. پیادهسازی در فناوری 180 نانومتر TSMC و شبیهسازی با مقدار VDDL برابر با 4/0 ولت، VDDH معادل 8/1 ولت و فرکانس ورودی 1 مگاهرتز حاکی از عملکرد صحیح و با کارایی بالای مدار پیشنهادی دارد. مقادیر تأخیر 9/21 نانوثانیه، توان مصرفی 129 نانووات و حاصلضرب توان- تأخیر برابر با 2825 نانووات در نانوثانیه، مؤید کارایی بالای مدار پیشنهادی است.
پرونده مقاله