مرکز منطقه ای اطلاع رسانی علوم و فناوری فصلنامه مهندسی برق و مهندسی کامپيوتر ايران 16823745 22 4 2025 4 12 Network-on-Chip with Adaptive Voltage Scaling for Power-Aware Memory Management in Multicore Processors شبکه بر تراشه با ولتاژ تطبیقی چندسطحی برای مدیریت حافظه توان ‎آگاه در پردازنده‌های چندهسته‌ای 257 263 fa سیده معصومه مومنی دانشگاه علم و صنعت ایران هادی شهریار شاه حسینی دانشگاه علم و صنعت ایران 2024 7 5 <p style="direction: ltr;">Voltage scaling is a widely used technique for energy saving, which increases the delay in the network in MPSoCs. To overcome this challenge, the volume of communication in the network should be reduced. In memory-intensive and communication-intensive applications, a considerable part of the network delay is due to the traffic originated from cache misses. In this paper, we employ the voltage scaling method in an adaptive way, while the free space of the NoC input buffers is used to reduce the traffic caused by the cache misses. Therefore, the proposed method increases the memory efficiency and reduces the energy consumption of the chip. To have an adaptive approach, the voltage is adjusted according to the average amount of free space of the NoC buffers, and the voltage scaling stops when the buffers are close to full. We achieve a 16% reduction in miss penalty on average, and a 12.5% improvement in power consumption.</p> <p>مقیاس&zwnj;بندی ولتاژ، یک روش پرکاربرد برای کاهش مصرف انرژی است که هزینه آن، افزایش تأخیر در شبکه در سامانه&zwnj;های بر تراشه چندپردازنده&zwnj;ای است. برای کاهش این هزینه عملکردی بر شبکه و سیستم، کاهش میزان جابه&zwnj;جایی داده&zwnj;ها و ارتباط&zwnj;ها در شبکه باید مورد توجه قرار گیرد.&nbsp;در برنامه&zwnj;های کاربردی حافظه&zwnj;محور و ارتباط&zwnj;محور، بخش قابل توجهی از تأخیر شبکه به دلیل ترافیک ناشی از عدم دسترسی به حافظه نهان است. در این مقاله از روش مقیاس&zwnj;بندی ولتاژ به صورت تطبیقی و چندسطحی استفاده می&zwnj;کنیم؛ در حالی که از فضای خالی حافظه میانگیرهای ورودی در گره&zwnj;های شبکه بر تراشه برای کاهش ترافیک ناشی از عدم دسترسی به حافظه نهان استفاده می&zwnj;شود. بنابراین روش پیشنهادی باعث افزایش کارایی حافظه و کاهش مصرف انرژی تراشه می&rlm;شود. به&zwnj;منظور حصول بیشینه ظرفیت ناشی از به&zwnj;کارگیری رویکرد مقیاس&zwnj;بندی ولتاژ، ولتاژ منابع در سه سطح مختلف و با توجه به میزان متوسط فضای خالی حافظه میانگیرهای شبکه اعمال می&zwnj;شود. به این صورت که وقتی حافظه میانگیرها نزدیک به پر هستند، به&zwnj;کارگیری مقیاس&zwnj;بندی ولتاژ متوقف می&zwnj;شود. روش پیشنهادی به طور متوسط، میزان عدم دسترسی به داده در حافظه نهان را 16 درصد و مصرف انرژی را 5<sub>/</sub>12 درصد بهبود می&zwnj;دهد.</p> چندپردازنده، سامانه بر تراشه، مدیریت انتقال داده‌ها، حافظه نهان، مدیریت انرژی. http://ijece.org/fa/Article/Download/47264