﻿<?xml version="1.0" encoding="utf-8"?>
<ArticleSet>
  <ARTICLE>
    <Journal>
      <PublisherName>مرکز منطقه ای اطلاع رسانی علوم و فناوری</PublisherName>
      <JournalTitle>فصلنامه مهندسی برق و مهندسی کامپيوتر ايران</JournalTitle>
      <ISSN>16823745</ISSN>
      <Volume>18</Volume>
      <Issue>3</Issue>
      <PubDate PubStatus="epublish">
        <Year>2021</Year>
        <Month>5</Month>
        <Day>22</Day>
      </PubDate>
    </Journal>
    <ArticleTitle>A Task Scheduling and Mapping Approach to Enhance the Main Design Challenges of Multiprocessor Systems on Chip</ArticleTitle>
    <VernacularTitle>یک روش توأم زمان‌بندی و نگاشت وظایف در سیستم‌های چندپردازنده‌ای روی تراشه با هدف بهبود چالش‌های طراحی</VernacularTitle>
    <FirstPage>222</FirstPage>
    <LastPage>230</LastPage>
    <ELocationID EIdType="doi" />
    <Language>fa</Language>
    <AuthorList>
      <Author>
        <FirstName>آتنا</FirstName>
        <LastName>عبدی</LastName>
        <Affiliation></Affiliation>
      </Author>
      <Author>
        <FirstName>حمیدرضا</FirstName>
        <LastName>زرندی</LastName>
        <Affiliation></Affiliation>
      </Author>
      <Author>
        <FirstName>شاهرخ</FirstName>
        <LastName>جلیلیان</LastName>
        <Affiliation></Affiliation>
      </Author>
    </AuthorList>
    <History PubStatus="received">
      <Year>2019</Year>
      <Month>10</Month>
      <Day>27</Day>
    </History>
    <Abstract>In this paper, a static task scheduling and mapping heuristic approach to optimize execution time, reliability, power and temperature of multiprocessor systems on chip is presented. This method is proposed based on the list scheduling approach and utilized task replication, dynamic voltage and frequency scaling, and adding cooling slacks to improve reliability, power consumption and temperature to expand the design space and explore the solution set more efficiently. Due to the existing trade-offs among the considered parameters and their optimization, the optimization process is complicated and our proposed method is used the Pareto front generation technique. Moreover, our proposed method, models the objectives comprehensively to consider their dependency. Several experiments are performed to demonstrate the performance and capability of the proposed method in joint optimization of the parameters and extracting the proper solution set. Compared to the previous research, our proposed method outperforms them in optimizing the considered design parameters and its results is 19% better averagely than an efficient studied heuristic method.</Abstract>
    <OtherAbstract Language="FA">در این مقاله روش مکاشفه‌ای زمان‌بندی و نگاشت وظایف ایستا به منظور بهینه‌سازی زمان اجرا، قابلیت اطمینان، توان مصرفی و دما به عنوان اساسی‌ترین چالش‌های طراحی سیستم‌های چندپردازنده‌ای ارائه شده است. روش ارائه‌شده بر پایه زمان‌بندی لیستی بوده و تکرار وظایف، مقیاس پویای ولتاژ و فرکانس و افزودن زمان‌های خالی با هدف بهبود قابلیت اطمینان، توان مصرفی و دمای سیستم و گسترده‌کردن فضای جواب با هدف جستجوی مؤثرتر در آن در نظر گرفته شده است. به دلیل رابطه متخاصم و ناهمسوی مابین پارامترهای ذکرشده، فرایند بهینه‌سازی چندهدفی بسیار پیچیده بوده و در روش پیشنهادی از راهکار استخراج پوسته Pareto استفاده شده است. همچنین در این روش، مدل‌سازی جامعی از تمامی اهداف صورت گرفته و وابستگی‌های آنها لحاظ شده است. آزمایش‌های متعدی به منظور بررسی کارایی و قابلیت‌های روش پیشنهادی در بهینه‌سازی هم‌زمان اهداف مسئله و تولید جواب‌های درست انجام گرفته است. بررسی‌ها و مقایسه روش پیشنهادی با یک روش‌ مکاشفه‌ای مؤثر پیشین بهبود میانگین 19% در پارامترهای طراحی مورد هدف مسئله را نشان می‌دهد.</OtherAbstract>
    <ObjectList>
      <Object Type="Keyword">
        <Param Name="Value">سیستم چندپردازنده‌ایزمان‌بندیقابلت اطمینانتوان مصرفیدمابهینه‌سازی چندهدفیپوسته Pareto</Param>
      </Object>
    </ObjectList>
    <ArchiveCopySource DocType="Pdf">http://ijece.org/fa/Article/Download/28676</ArchiveCopySource>
  </ARTICLE>
</ArticleSet>