﻿<?xml version="1.0" encoding="utf-8"?><ArticleSet><ARTICLE><Journal><PublisherName>مرکز منطقه ای اطلاع رسانی علوم و فناوری</PublisherName><JournalTitle>فصلنامه مهندسی برق و مهندسی کامپيوتر ايران</JournalTitle><ISSN>16823745</ISSN><Volume>16</Volume><Issue>1</Issue><PubDate PubStatus="epublish"><Year>2018</Year><Month>3</Month><Day>20</Day></PubDate></Journal><ArticleTitle>Evaluation of Resonance Existence in Optimal Allocation of Capacitors in Distribution Networks</ArticleTitle><VernacularTitle>ارزیابی وجود رزونانس در تخصیص بهینه بانک‌های خازنی در شبکه‌های توزیع بر مبنای الگوریتم بهینه‌سازی MSPS</VernacularTitle><FirstPage>1</FirstPage><LastPage>11</LastPage><ELocationID EIdType="doi" /><Language>fa</Language><AuthorList><Author><FirstName>مسعود</FirstName><LastName>ايوبي</LastName><Affiliation>دانشگاه اصفهان</Affiliation><Identifier Source="ORCID" /></Author><Author><FirstName>رحمت‌الله</FirstName><LastName>هوشمند</LastName><Affiliation>دانشگاه اصفهان</Affiliation><Identifier Source="ORCID" /></Author><Author><FirstName>مهدی</FirstName><LastName>ترابيان اصفهاني</LastName><Affiliation>دانشگاه اشرفي اصفهاني</Affiliation><Identifier Source="ORCID" /></Author></AuthorList><History PubStatus="received"><Year>2016</Year><Month>8</Month><Day>11</Day></History><Abstract>One of the most important problems in power networks is the presence of resonance at some of the buses which leads to an unwanted increase in voltage and current and damage to equipment. Since with installing a capacitor bank in the network, frequency characteristic of the system is changed and resonance is increased, it is necessary to consider this point in allocation of capacitors in the network. In this paper, a new index for evaluating the resonance is presented. Applying the proposed resonance index, a new two-step method for optimal placement of capacitors in a harmonic system is provided. In the first step, a sensitivity analysis is used, then in the second step, the objective function considering technical constraints is optimized using a fuzzy technique. The proposed method is implemented with the MSPSO algorithm on the IEEE 18-bus network. The results show the efficiency of this method in comparison with other methods.</Abstract><OtherAbstract Language="FA">یکی از مهم‌ترین مشکلات موجود در شبکه‌های قدرت، وجود رزونانس در نقاطی از شبکه می‌باشد که باعث افزایش ناخواسته ولتاژ و جریان و بروز خسارت به تجهیزات مي‌شود. با توجه به این که با نصب بانک خازنی در شبکه، مشخصه فرکانسی سیستم تغییر کرده و امکان رزونانس افزایش می‌آید، لازم است این نکته در تخصیص خازن‌ها در شبکه در نظر گرفته شود. در اين مقاله، شاخص جدیدی برای ارزیابی وجود رزونانس ارائه شده و با استفاده از شاخص رزونانس پیشنهادی، روش جديدي براي جايابي بهینه خازن‌ها در محيط هارمونيکي ارائه مي‌شود. در روش پیشنهادی، ابتدا از آناليز حساسيت استفاده شده تا شینه‌هايي که بيشترين تأثير را بر تلفات و افت ولتاژ شبکه دارند، کانديد خازن‌گذاري شوند. پس از آن، خازن‌گذاري بر اساس سطوح بار مختلف و با استفاده از تابع شايستگي معرفي‌شده انجام مي‌شود. در تابع شايستگي، از توابع عضويت فازي مربوط به صرفه‌جويي اقتصادي، انحراف ولتاژ، THD و قيد رزونانس استفاده شده است. روش پيشنهادي با الگوريتم MSPSO، در شبکه 18شینه IEEE پياده‌سازي شده است. نتايج به دست آمده، کارامدي اين روش را در مقايسه با روش‌هاي ديگر نشان مي‌دهد.</OtherAbstract><ObjectList><Object Type="Keyword"><Param Name="Value">الگوريتم MSPSOجايابي خازن‌هارزونانسفازی‌سازیهارمونيک</Param></Object></ObjectList><ArchiveCopySource DocType="Pdf">http://ijece.org/fa/Article/Download/28297</ArchiveCopySource></ARTICLE><ARTICLE><Journal><PublisherName>مرکز منطقه ای اطلاع رسانی علوم و فناوری</PublisherName><JournalTitle>فصلنامه مهندسی برق و مهندسی کامپيوتر ايران</JournalTitle><ISSN>16823745</ISSN><Volume>16</Volume><Issue>1</Issue><PubDate PubStatus="epublish"><Year>2018</Year><Month>3</Month><Day>20</Day></PubDate></Journal><ArticleTitle>Two New Switching Methods to Speed Control of Induction Motor with Eleven Levels Inverter</ArticleTitle><VernacularTitle>دو روش کلیدزنی جدید به منظور کنترل سرعت موتور القایی در اینورتر یازده‌سطحی دیود- کلمپ</VernacularTitle><FirstPage>12</FirstPage><LastPage>20</LastPage><ELocationID EIdType="doi" /><Language>fa</Language><AuthorList><Author><FirstName>محمدصادق</FirstName><LastName>عرفی یگانه</LastName><Affiliation>دانشگاه بین‌المللی امام خمینی</Affiliation><Identifier Source="ORCID" /></Author><Author><FirstName>نوید</FirstName><LastName>غفارزاده</LastName><Affiliation>دانشگاه بین‌المللی امام خمینی</Affiliation><Identifier Source="ORCID">0000-0001-5552-9866</Identifier></Author><Author><FirstName>محمد</FirstName><LastName>سروی</LastName><Affiliation>دانشگاه بین‌المللی امام خمینی</Affiliation><Identifier Source="ORCID" /></Author></AuthorList><History PubStatus="received"><Year>2017</Year><Month>4</Month><Day>9</Day></History><Abstract>By using usual industrial switching methods, two new multicarrier PWM (MCPWM) methods are proposed in this paper to improve the output voltage characteristics for eleven levels diode-clamped inverter. DC component and Even harmonic orders of the output voltage are totally eliminated in the proposed VFCBOD and COOD methods by applying the phase shift in the carrier wave (carrier-based); so total harmonic distortion (THD) and torque ripple are reduced. By using the both proposed methods, the number of pulses per cycle equally are distributed and increased the lifetime of the switches. In this paper, a full bridge has been series with each phase of eleven levels diode-clamped inverter to change the polarity of the voltage to produce more switching patterns to generate the specified voltage levels. Then, by determining suitable switching patterns, the inverter can be driven with the least of switches when there is a failure and finally increased the reliability of the whole system.</Abstract><OtherAbstract Language="FA">با بهره‌گیری از روش‌های کلیدزنی رایج در صنعت، این مقاله دو روش کلیدزنی جدید چندحامله (بر مبنای موج حامل) را برای بهبود مشخصه‌های ولتاژ خروجی در یک اینورتر یازده‌سطحی دیود- کلمپ ارائه داده است. هارمونیک‌های زوج و مؤلفه DC در روش‌های پیشنهادی COOD و VFCBOD، با اعمال شیفت فازی در موج حامل، حذف گردیده‌اند و در نتیجه مقدار اعوجاج هارمونیکی کل و ریپل گشتاور کاهش یافته است. با استفاده از دو روش پیشنهادی، تعداد متوسط کلیدزنی‌ها در یک دوره تناوب به طور برابر بین کلیدها توزیع می‌گردد و طول عمر کلیدها افزایش می‌یابد. در این مقاله یک اینورتر پل کامل به هر فاز اینورتر یازده‌سطحی دیود- کلمپ برای ایجاد تغییر در پلاریته ولتاژ سری گردیده است تا بتوان الگوهای کلیدزنی بیشتری را برای تولید سطوح معین ولتاژ به کار گرفت. سپس با تعیین صحیح الگوی کلیدزنی‌ها می‌توان اینورتر را در صورت خرابی کلیدها با الگوی کلیدزنی جایگزینی راه‌اندازی کرد و قابلیت اطمینان را افزایش داد.</OtherAbstract><ObjectList><Object Type="Keyword"><Param Name="Value">اعوجاج هارمونیکی کلاینورتر چندسطحیبر مبنای موج حاملپهنای پالس مدولاسیون چندحامله</Param></Object></ObjectList><ArchiveCopySource DocType="Pdf">http://ijece.org/fa/Article/Download/28298</ArchiveCopySource></ARTICLE><ARTICLE><Journal><PublisherName>مرکز منطقه ای اطلاع رسانی علوم و فناوری</PublisherName><JournalTitle>فصلنامه مهندسی برق و مهندسی کامپيوتر ايران</JournalTitle><ISSN>16823745</ISSN><Volume>16</Volume><Issue>1</Issue><PubDate PubStatus="epublish"><Year>2018</Year><Month>3</Month><Day>20</Day></PubDate></Journal><ArticleTitle>Predictive Control of Modular Multilevel Converters Using Sphere Decoding Algorithm</ArticleTitle><VernacularTitle>کنترل پیش‌بین مبدل‌های چندسطحی چندبخشی با بهره‌گیری از الگوریتم رمزگشایی کروی</VernacularTitle><FirstPage>21</FirstPage><LastPage>28</LastPage><ELocationID EIdType="doi" /><Language>fa</Language><AuthorList><Author><FirstName>حسین</FirstName><LastName>شفائیه هیق</LastName><Affiliation>دانشگاه صنعتی سهند </Affiliation><Identifier Source="ORCID" /></Author><Author><FirstName>رضا</FirstName><LastName>محبوبی اسفنجانی</LastName><Affiliation>دانشگاه صنعتی سهند</Affiliation><Identifier Source="ORCID" /></Author><Author><FirstName>محمد</FirstName><LastName>هجری</LastName><Affiliation>دانشگاه صنعتی سهند</Affiliation><Identifier Source="ORCID" /></Author></AuthorList><History PubStatus="received"><Year>2017</Year><Month>3</Month><Day>13</Day></History><Abstract>Modular Multilevel Converters, by increasing the number of voltage levels the quality of output waveform is improved and the semiconductor switches tolerate low voltage values. However, design of switching strategy in these complicated circuits is challenging. In this paper, based on sphere decoding algorithm, a predictive controller with finite control set is proposed to regulate load current while minimizing both capacitor voltage variations and circulating currents. The suggested scheme decreases the computational burden of optimization stage which is considerable for long prediction horizons and modular converters with high number of voltage levels. The suggested scheme is simulated for a practical modular multilevel converter to demonstrate its performance compared to some rival methods.</Abstract><OtherAbstract Language="FA">در مبدل‌های چندسطحی چندبخشی با افزایش تعداد سطوح ولتاژ، کیفیت شکل موج خروجی بهبود می‌یابد و کلیدهای نیمه‌هادی قدرت، ولتاژ کمتری را تحمل می‌کنند؛ اما با افزایش تعداد اجزای مدار، تعیین استراتژی کلیدزنی بسیار پیچیده می‌شود. در این مقاله، در چارچوب روش کنترل پیش‌بین با مجموعة کنترل متناهی، یک روش کارا برای تنظیم جریان بار، تعادل ولتاژ خازن‌ها و همچنین کنترل جریان گردشی در مبدل‌های چندسطحی ارائه می‌شود که از الگوریتم رمزگشایی کروی برای انجام محاسبات بهینه‌سازی استفاده می‌کند. ویژگی مهم رویکرد مورد استفاده، کاهش قابل توجه حجم محاسبات لازم در الگوریتم کنترل است که امکان استفاده از آن را برای مبدل‌های چندبخشی با تعداد سطوح ولتاژ بالا و برای افق‌های پیش‌بینی طولانی فراهم می‌کند. روش پیشنهادی بر روی یک نوع مبدل سه‌سطحی، شبیه‌سازی و مزایای آن در مقایسه با روش‌های موجود نشان داده می‌شود.</OtherAbstract><ObjectList><Object Type="Keyword"><Param Name="Value">بهینه‌سازی رمزگشایی کرویکنترل پیش‌بینمبدل چندسطحی چندبخشی</Param></Object></ObjectList><ArchiveCopySource DocType="Pdf">http://ijece.org/fa/Article/Download/28299</ArchiveCopySource></ARTICLE><ARTICLE><Journal><PublisherName>مرکز منطقه ای اطلاع رسانی علوم و فناوری</PublisherName><JournalTitle>فصلنامه مهندسی برق و مهندسی کامپيوتر ايران</JournalTitle><ISSN>16823745</ISSN><Volume>16</Volume><Issue>1</Issue><PubDate PubStatus="epublish"><Year>2018</Year><Month>3</Month><Day>20</Day></PubDate></Journal><ArticleTitle>Optimum Design of Out-runner PM BLDC Motor with High Torque Density for Flywheel Applications as Energy Storages: Design, FEA and Fabrication</ArticleTitle><VernacularTitle>طراحي بهينه موتور آهن‌رباي دایم با هدف افزايش چگالي گشتاور در کاربرد فلایویل: طراحي، تحليل المان محدود و ساخت</VernacularTitle><FirstPage>29</FirstPage><LastPage>36</LastPage><ELocationID EIdType="doi" /><Language>fa</Language><AuthorList><Author><FirstName>امید</FirstName><LastName>صفدرزاده</LastName><Affiliation>دانشگاه شهید بهشتی</Affiliation><Identifier Source="ORCID" /></Author><Author><FirstName>حسین</FirstName><LastName>ترکمن</LastName><Affiliation>دانشگاه شهید بهشتی</Affiliation><Identifier Source="ORCID" /></Author><Author><FirstName>محمد</FirstName><LastName>مهدوی فخر</LastName><Affiliation>دانشگاه شهید بهشتی</Affiliation><Identifier Source="ORCID" /></Author></AuthorList><History PubStatus="received"><Year>2017</Year><Month>3</Month><Day>1</Day></History><Abstract>Optimum design of electrical motors may be considered as a complex optimization problem due to the wide variety of mechanical, electrical, electromagnetics parameters, although recently it can be accomplished utilizing heuristic optimization algorithms. In this paper optimum design of an out-runner PM BLDC motor for flywheel energy storage applications is performed. The optimization utilized particle swarm optimization (PSO) algorithm to achieve maximum torque density. Accordingly, the motor design equations are employed in the fitness function of the algorithm. Based on the random initial values and respecting the designs constraints, the optimum design is achieved. Effectiveness of the algorithm results are verified by finite element analysis (FEA) and motor operating parameters are obtained and analyzed. Finally, the prototype of the motor is fabricated and experimental results are demonstrated to show the applicability of the model and analysis.</Abstract><OtherAbstract Language="FA">طراحي بهينه موتورهاي الکتريکي به دليل وجود پارامترهاي طراحي مکانيکي، الکتريکي و مغناطيسي يک مسأله پيچيده بهينه‌سازي تلقي مي‌شود، اگرچه اخيراً به واسطه به کارگيري روش‌هاي بهينه‌سازي هوشمند قابل حصول شده است. در اين مقاله طراحي بهينه موتور آهن‌رباي دایم بدون جاروبک رتور خارجي براي کاربرد در ذخيره‌ساز فلایویل با استفاده از الگوريتم ازدحام ذرات (PSO) به منظور دستيابي به چگالي گشتاور بيشينه در یک بازه سرعت انجام گرفته است. ابتدا معادلات طراحي موتور که مورد استفاده توابع ارزيابي الگوريتم مي‌باشند ارائه شده‌اند و سپس روند پياده‌سازي الگوريتم براي بهينه‌سازي موتور با تابع هدف چگالي گشتاور تشريح شده است. روند بهينه‌سازي تابع به همراه تعريف محدوديت‌هاي طراحي و مقادير اوليه پارامترهاي موتور به طراحي بهينه ابعاد آن منجر شده است. نتايج طراحي و بهينه‌سازي با استفاده از روش آناليز المان محدود (FEA) مورد ارزيابي قرار گرفته و پارامترهای عملکردی ماشين محاسبه و تحليل شده‌اند. در نهايت مدل ساخته‌شده موتور به همراه نتايج عملي ارائه شده که نشان‌دهنده کاربردي‌بودن الگوریتم پيشنهادشده مي‌باشد.</OtherAbstract><ObjectList><Object Type="Keyword"><Param Name="Value">طراحي موتور آهن‌رباي دایمبهينه‌سازيالگوريتم ازدحام ذراتتحليل المان محدودچگالي گشتاور بيشينه</Param></Object></ObjectList><ArchiveCopySource DocType="Pdf">http://ijece.org/fa/Article/Download/28300</ArchiveCopySource></ARTICLE><ARTICLE><Journal><PublisherName>مرکز منطقه ای اطلاع رسانی علوم و فناوری</PublisherName><JournalTitle>فصلنامه مهندسی برق و مهندسی کامپيوتر ايران</JournalTitle><ISSN>16823745</ISSN><Volume>16</Volume><Issue>1</Issue><PubDate PubStatus="epublish"><Year>2018</Year><Month>3</Month><Day>20</Day></PubDate></Journal><ArticleTitle>Reducing OFF-State Current in Nano-Scale Double Gate Junctionless Field Effect Transistor (DGJL-FET) Using Doping Engineering of Channel Region</ArticleTitle><VernacularTitle>کاهش جریان خاموشی در ترانزیستور اثر میدان بدون پیوند دوگیتی نانومتری با استفاده از مهندسی آلایش میانه کانال</VernacularTitle><FirstPage>37</FirstPage><LastPage>42</LastPage><ELocationID EIdType="doi" /><Language>fa</Language><AuthorList><Author><FirstName>سروناز</FirstName><LastName>کلانتری</LastName><Affiliation>دانشگاه آزاد اسلامی واحد ابهر</Affiliation><Identifier Source="ORCID" /></Author><Author><FirstName>مهدی</FirstName><LastName>وادی‌زاده</LastName><Affiliation>دانشگاه آزاد اسلامی واحد ابهر</Affiliation><Identifier Source="ORCID" /></Author></AuthorList><History PubStatus="received"><Year>2016</Year><Month>12</Month><Day>31</Day></History><Abstract>Scaling the channel length leads to the increased leakage current of double gate junctionless field effect transistor (DGJL-FET) and, as a result, the increased power consumption in OFF-state. The present paper proposes a new structure for reducing the leakage current in DGJL-FET, which is called modified DGJL-FET. In this structure, the channel doping under the gate is the same as the drain and source doping but higher than the mid-channel doping. The simulation results indicated that reducing the thickness of the doped layer under the gate, D, resulted in the reduced OFF-state current. For the proposed device with 10 nm channel length, the OFF-state current is less than that in the regular DGJL-FET by two orders of magnitude. Performance of the regular DGJL-FET and modified DGL-FET for different channel lengths is compared based on the IOFF/ION ratio, sub-threshold slope (SS), and intrinsic gate delay. For modified DGJL-FET, the mid-channel doping and Dare considered as additional parameters for improving the device’s performance in nanometer regime. The simulation results indicated that in the proposed device with channel length of 15 nm, values of SS and IOFF/ION ratio are improved compared to the regular DGJL-FET by 14% and 106 orders of magnitude, respectively.</Abstract><OtherAbstract Language="FA">مقیاس‌بندی طول کانال، جریان نشتی افزاره بدون پیوند دوگیتی (DGJL-FET) را افزایش می‌دهد و در نتیجه توان مصرفی افزاره در حالت خاموش افزایش می‌یابد. در این مقاله، ساختار نوینی برای کاهش جریان نشتی افزاره DGJL-FET پیشنهاد شده که Modified DGJL-FET نامیده می‌شود. در ساختار Modified DGJL-FET آلایش کانال در زیر گیت با آلایش سورس و درین یکسان، اما بیشتر از میانه کانال است. نتایج شبیه‌سازی نشان می‌دهد با کاهش ضخامت لایه آلاییده زیر گیت، D، جریان نشتی کاهش می‌یابد. برای افزاره پیشنهادشده با طول کانال nm 10 جریان خاموشی دو دهه بزرگی کمتر از افزاره Regular DGJL-FET است. عملکرد افزاره Regular DGJL-FET و Modified DGJL-FET برای طول کانال‌های مختلف بر حسب نسبت جریان حالت روشنی به جریان حالت خاموشی (ION/IOFF)، شیب زیر آستانه (SS) و تأخیر ذاتی گیت مقایسه شده است. برای افزاره Modified DGJL-FET، D و آلایش میانه کانال به عنوان پارامترهای اضافی برای بهبود عملکرد افزاره در رژیم نانومتر در نظر گرفته شده است. نتایج شبیه‌سازی نشان می‌دهد در افزاره پیشنهادشده با طول کانال nm 15، SS و ION/IOFF نسبت به افزارهRegular DGJL-FET به ترتیب 14% و 6e10 دهه بزرگی بهبود یافته است.</OtherAbstract><ObjectList><Object Type="Keyword"><Param Name="Value">ترانزیستورهای اثر میدان بدون پیوند دوگیتیتأخیر ذاتی گیتشیب زیر آستانهمهندسی آلایشنسبت جریان حالت روشن به جریان حالت خاموش</Param></Object></ObjectList><ArchiveCopySource DocType="Pdf">http://ijece.org/fa/Article/Download/28301</ArchiveCopySource></ARTICLE><ARTICLE><Journal><PublisherName>مرکز منطقه ای اطلاع رسانی علوم و فناوری</PublisherName><JournalTitle>فصلنامه مهندسی برق و مهندسی کامپيوتر ايران</JournalTitle><ISSN>16823745</ISSN><Volume>16</Volume><Issue>1</Issue><PubDate PubStatus="epublish"><Year>2018</Year><Month>3</Month><Day>20</Day></PubDate></Journal><ArticleTitle>Design, Simulation and Fabrication of Compact Microstrip Coupler with Performance Improvement and Harmonic Suppression</ArticleTitle><VernacularTitle>طراحی، شبیه‌سازی و ساخت یک تزویج‌کننده مایکرواستریپی فشرده با بهبود عملکرد و حذف هارمونیک‌های ناخواسته</VernacularTitle><FirstPage>43</FirstPage><LastPage>48</LastPage><ELocationID EIdType="doi" /><Language>fa</Language><AuthorList><Author><FirstName>طاهره </FirstName><LastName>براتی کاشانتوئی</LastName><Affiliation>دانشگاه آزاد اسلامی واحد کرمانشاه</Affiliation><Identifier Source="ORCID" /></Author><Author><FirstName>سعید</FirstName><LastName>روشنی</LastName><Affiliation>دانشگاه آزاد اسلامی واحد کرمانشاه</Affiliation><Identifier Source="ORCID" /></Author></AuthorList><History PubStatus="received"><Year>2017</Year><Month>3</Month><Day>24</Day></History><Abstract>In this paper a novel branch line coupler (BLC) with size reduction and performance improvement at 2.4 GHz is proposed. The proposed branch line coupler suppresses the second harmonic with 38.55 dB attenuation level. The scattering parameters of the proposed BLC are given as follows: S11= -67.67 dB, S12= -2.95 dB, S13= -3.09 dB and S14= -49.78 dB. The bended line structures and open-ended stubs are used in design process. The proposed BLC has 45.4% size reduction compare to the conventional one. The proposed device fabricated on RT/Duroid 5880 substrate.</Abstract><OtherAbstract Language="FA">در این مقاله، طرحی نو برای کوچک‌سازی و بهبود پارامترهای پراکندگی تزویج‌کننده شاخه‌ای آمده است. تزویج‌کننده طراحی‌شده قابلیت حذف هارمونیک دوم را با سطح تضعیف dB 55/38 دارا می‌باشد و پاسخ‌های پراکندگی بهبودیافته مدار پیشنهادی برابر dB 67/67- S11=، dB 09/3-  S13=، dB 95/2- S12= و dB 78/49- S14= است. در روند طراحی تزویج‌کننده پیشنهادی از ساختار خطوط خم‌شده و استاب‌های اتصال باز استفاده شده است. تزویج‌کننده پیشنهادی تنها 6/54 درصد از فضای تزویج‌کننده مرسوم را اشغال می‌کند که کاهش سایز قابل ملاحظه‌ای را نشان می‌دهد.
کوپلر ارائه‌شده برای کار در فرکانس 4/2 گیگاهرتز، بر روی زیرلایه 5880 RT/Duroid با ثابت دی‌الکتریک 2/2 ، ضخامت زیرلایه mil 31 H= و تانژانت تلفات 0009/0 طراحی و ساخته شده است.</OtherAbstract><ObjectList><Object Type="Keyword"><Param Name="Value">تزویج‌کننده مایکرواستریپیحذف هارمونیکساختار خماستاب‌های اتصال باز</Param></Object></ObjectList><ArchiveCopySource DocType="Pdf">http://ijece.org/fa/Article/Download/28302</ArchiveCopySource></ARTICLE><ARTICLE><Journal><PublisherName>مرکز منطقه ای اطلاع رسانی علوم و فناوری</PublisherName><JournalTitle>فصلنامه مهندسی برق و مهندسی کامپيوتر ايران</JournalTitle><ISSN>16823745</ISSN><Volume>16</Volume><Issue>1</Issue><PubDate PubStatus="epublish"><Year>2018</Year><Month>3</Month><Day>20</Day></PubDate></Journal><ArticleTitle>A New State Estimator in Distribution Systems</ArticleTitle><VernacularTitle>تخمین‌گر جدید حالت در سیستم‌های توزیع</VernacularTitle><FirstPage>49</FirstPage><LastPage>54</LastPage><ELocationID EIdType="doi" /><Language>fa</Language><AuthorList><Author><FirstName>سعید</FirstName><LastName>سبزه بین</LastName><Affiliation>دانشگاه تربیت دبیر شهید رجایی</Affiliation><Identifier Source="ORCID" /></Author><Author><FirstName>فرید</FirstName><LastName>کربلایی</LastName><Affiliation>دانشگاه تربیت دبیر شهید رجایی</Affiliation><Identifier Source="ORCID" /></Author></AuthorList><History PubStatus="received"><Year>2016</Year><Month>1</Month><Day>24</Day></History><Abstract>Due to the lack of measurement in distribution systems, state estimation has particular importance. Different methods are presented to improve the accuracy of system state with limited measurements. In this paper a new state estimator in distribution systems are offered. This estimator bases on backward forward load flow estimates system state with adjusting load consumption at each step. Voltage measurements in slack bus, loads and zero injection measurements are inputs of estimator. This estimator is compared with weight least square estimator and its results are shown. The estimator calculates voltage magnitude with less error and also faster than WLS estimator. 85-bus system is presented in this paper.</Abstract><OtherAbstract Language="FA">به دلیل کمبود اندازه‌گیری در سیستم‌های توزیع، تخمین حالت در این سیستم‌ها از اهمیت ویژه‌ای برخوردار است. روش‌های مختلفی برای تخمین حالت در سیستم‌های توزیع ارائه شده است تا دقت حالت شبکه را با این اندازه‌گیری‌های محدود بهبود بخشند. در این مقاله، یک تخمین‌گر جدید حالت در سیستم‌های توزیع ارائه شده که این تخمین‌گر بر مبنای پخش بار پیشرو- پسرو است که در هر مرحله با تنظیم بارهای مصرفی، حالت شبکه را تخمین می‌زند. ورودی‌های این تخمین‌گر اندازه‌گیری‌ ولتاژ در شین مرجع، بارهای مصرفی در شین‌های بار و اندازه‌گیری‌های تزریق صفر در شین‌های بدون بار می‌باشند. این تخمین‌گر با تخمین‌گر حداقل مربعات وزن‌دار مقایسه و نتایج آن نشان داده شده است. همچنین در محاسبه اندازه ولتاژ شین‌ها دارای خطای کمتر و سرعت بیشتری نسبت به تخمین‌گر حداقل مربعات وزن‌دار می‌باشد. شبکه مورد آزمایش در این مقاله، شبکه 85شینه توزیع است.</OtherAbstract><ObjectList><Object Type="Keyword"><Param Name="Value">پخش بار پیشرو- پسروتخمین حالتتخمین‌گر حداقل مربعات وزن‌دارمکان‌یابی تجهیزات اندازه‌گیریسیستم‌های توزیع</Param></Object></ObjectList><ArchiveCopySource DocType="Pdf">http://ijece.org/fa/Article/Download/28303</ArchiveCopySource></ARTICLE><ARTICLE><Journal><PublisherName>مرکز منطقه ای اطلاع رسانی علوم و فناوری</PublisherName><JournalTitle>فصلنامه مهندسی برق و مهندسی کامپيوتر ايران</JournalTitle><ISSN>16823745</ISSN><Volume>16</Volume><Issue>1</Issue><PubDate PubStatus="epublish"><Year>2018</Year><Month>3</Month><Day>20</Day></PubDate></Journal><ArticleTitle>Performance Analysis of Three Phase Four Leg Boost Rectifier with One Cycle Control Under Unbalanced Loads</ArticleTitle><VernacularTitle>بررسي عملکرد يکسوکننده سه‌فاز چهارسيمه افزاينده با کنترل يک پريود در بارهای نامتعادل</VernacularTitle><FirstPage>55</FirstPage><LastPage>60</LastPage><ELocationID EIdType="doi" /><Language>fa</Language><AuthorList><Author><FirstName>مهدی</FirstName><LastName>اره پناهی</LastName><Affiliation>دانشگاه تفرش</Affiliation><Identifier Source="ORCID" /></Author></AuthorList><History PubStatus="received"><Year>2016</Year><Month>12</Month><Day>22</Day></History><Abstract>Harmonic pollution of source currents and poor power factor are the main challenges of rectifiers. In this paper using one cycle control strategy, rectifiers can be operated at unity power factor. For performance analysis of this method harmonic injection and unbalanced load applied to the source side considered. Simulation results show that combination of three phase four leg rectifier with one cycle control can be improved power factor and harmonic pollution reduction especially in nonlinear and unbalanced loads in the source side.</Abstract><OtherAbstract Language="FA">يکي از مشکلات بزرگ يکسوکننده‌هاي سه‌فاز آلودگي هارمونيکي جريان منابع ولتاژ ورودي و افت شديد ضريب توان است. در اين مقاله با استفاده از ترکيب روش کنترل يک پريود و يکسوکننده سه‌فاز چهارسيمه اين مشکلات برطرف شده است. با استفاده از روش کنترل يک پريود يکسوکننده همواره تحت ضريب توان واحد بهره برداری می‌شود. برای بررسی کارایی روش کنترل یک پریود تزریق هارمونیک و اعمال بار نامتعادل سه‌فاز سمت منابع ولتاژ در نظر گرفته شده است. نتايج شبيه‌سازي نشان مي‌دهد که تلفيق ساختار يکسوکننده سه‌فاز چهارسيمه و کنترل يک پريود پاسخ‌هاي بسيار خوبي در بهبود ضريب توان و کاهش آلودگي هارمونيکي جريان منابع سه‌فاز حتي هنگام اعمال بار غير خطي و نامتعادل سمت منابع سه‌فاز در مقایسه با روش‌های مرسوم دارد.</OtherAbstract><ObjectList><Object Type="Keyword"><Param Name="Value">ضريب توانيکسوکننده سه‌فاز چهارسيمهکنترل يک پريود و بار نامتعادل</Param></Object></ObjectList><ArchiveCopySource DocType="Pdf">http://ijece.org/fa/Article/Download/28304</ArchiveCopySource></ARTICLE><ARTICLE><Journal><PublisherName>مرکز منطقه ای اطلاع رسانی علوم و فناوری</PublisherName><JournalTitle>فصلنامه مهندسی برق و مهندسی کامپيوتر ايران</JournalTitle><ISSN>16823745</ISSN><Volume>16</Volume><Issue>1</Issue><PubDate PubStatus="epublish"><Year>2018</Year><Month>3</Month><Day>20</Day></PubDate></Journal><ArticleTitle>Investigation of Fundamental Mode of Ferroresonance for Transformer considering the Inverse JA Hysteresis Model</ArticleTitle><VernacularTitle>بررسی فرورزونانس مد پایه برای یک ترانسفورماتور مدل‌سازی شده از طریق روش المان محدود با لحاظ‌کردن مدل هیسترزیس برداری معکوس J-A</VernacularTitle><FirstPage>61</FirstPage><LastPage>67</LastPage><ELocationID EIdType="doi" /><Language>fa</Language><AuthorList><Author><FirstName>بهروز</FirstName><LastName>رضایی علم</LastName><Affiliation>دانشگاه لرستان</Affiliation><Identifier Source="ORCID" /></Author><Author><FirstName>مرتضی </FirstName><LastName>میخک بیرانوند</LastName><Affiliation>دانشگاه لرستان</Affiliation><Identifier Source="ORCID" /></Author></AuthorList><History PubStatus="received"><Year>2016</Year><Month>7</Month><Day>29</Day></History><Abstract>Severe saturation of the magnetic core is the most influential factor in ferroresonance that leads to distorted currents and voltages. , modeling the nonlinear behavior of the magnetic core is the most important challenge in ferroresonance study. In this paper, finite element method in conjunction with the inverse Jiles-Atherton (JA) hysteresis model of the steel core, is employed for modeling of a single-phase transformer accurately. Then, ferroresonance is studied by inserting different capacitors in series with the unloaded transformer, and the corresponding variation of copper losses and iron losses are obtained and discussed. Ferroresonance affects the shape of the hysteresis loop that necessitates the retuning of the parameters of the JA hysteresis model. The numerical results agree well with the experimental ones.</Abstract><OtherAbstract Language="FA">تأثیرگذارترین عامل در پدیده فرورزونانس برای ترانسفورماتور، اشباع شدید هسته مغناطیسی و ورود به ناحیه غیر خطی است که باعث غیر سینوسی شدن جریان و ولتاژ می‌شود. از این رو چالش مهم در بررسی فرورزونانس، مدل‌سازی رفتار غیر خطی هسته مغناطیسی می‌باشد. در این مقاله برای نخستین بار با لحاظ‌کردن حلقه هیسترزیس هسته، پدیده فرورزونانس در مد پایه با کمک روش المان محدود مورد بررسی قرار گرفته شده است. برای مدل‌کردن حلقه هیسترزیس هسته از مدل برداری معکوس J-A استفاده گردیده که باعث ارائه مدل دقیق رفتار غیر خطی هسته تراسفورماتور می‌شود. با سری‌کردن خازن‌های مختلف با ترانسفورماتور مدل‌شده در حالت بدون بار، وقوع فرورزونانس در حالت ماندگار مورد تحلیل قرار گرفته و نتایج دقیقی از حلقه هیسترزیس، شکل موج ولتاژ، شکل موج جریان، اشباع هسته، تلفات مسی و تلفات آهنی به عنوان مشخصات مهم ترانسفورماتور در این شرایط، استخراج شده است. مقایسه بین نتایج حاصل از شبیه‌سازی و اندازه‌گیری، اعتبار مباحث مطرح‌شده را مورد تأیید قرار داده است.</OtherAbstract><ObjectList><Object Type="Keyword"><Param Name="Value">المان محدودترانسفورماتورفرورزونانسمدل هیسترزیس برداری معکوس J-Aهسته غیر خطی</Param></Object></ObjectList><ArchiveCopySource DocType="Pdf">http://ijece.org/fa/Article/Download/28305</ArchiveCopySource></ARTICLE></ArticleSet>