LSBB مبدل سطح ولتاژ مبتنی بر اریب سازی بدنه
محورهای موضوعی : مهندسی برق و کامپیوتر
رضا درویش خلیل آبادی
1
(دانشكده مهندسي كامپيوتر، دانشگاه سجاد)
امیر باوفای طوسی
2
(دانشكده مهندسي كامپيوتر، دانشگاه سجاد)
کلید واژه: مبدل سطح ولتاژ, کارایی بالا, توان مصرفی پایین, اریب‌سازی بدنه و آینه جریان,
چکیده مقاله :
امروزه، طراحان سیستم‌های مدرن دیجیتال و آنالوگ به‌منظور افزایش کارایی سیستم از چندین سطح ولتاژ در یک مدار استفاده می‌کنند. برای تبدیل سطوح ولتاژ در مدارهای با کارایی بالا، استفاده از مدارهای مبدل سطح ولتاژ با سرعت بالا و مصرف کم ضروری است. در این مقاله، یک مدار مبدل سطح ولتاژ با کارایی بالا با نام LSBB ارائه می‌گردد که از سه بخش اریب‌سازی بدنه، مدار آینه جریان و مدار بالاکشنده و پایین‌کشنده تشکیل شده است. ایده اصلی این طراحی، استفاده از مدار اریب‌ساز برای وابسته‌کردن پایه بدنه ترانزیستورهای طبقات ورودی به ولتاژ VDDL است. این وابستگی منجر به تغییرات ولتاژ آستانه و در نتیجه تغییر تأخیر و توان مصرفی در راستای افزایش کارایی مدار می‌گردد. پیاده‌سازی در فناوری 180 نانومتر TSMC و شبیه‌سازی با مقدار VDDL برابر با 4/0 ولت، VDDH معادل 8/1 ولت و فرکانس ورودی 1 مگاهرتز حاکی از عملکرد صحیح و با کارایی بالای مدار پیشنهادی دارد. مقادیر تأخیر 9/21 نانوثانیه، توان مصرفی 129 نانووات و حاصل‌ضرب توان- تأخیر برابر با 2825 نانووات در نانوثانیه، مؤید کارایی بالای مدار پیشنهادی است.
Designers of modern digital and analog systems have been using multiple voltage levels in one circuit to increase performance. To convert voltage levels in high-performance circuits, it is necessary to use voltage level shifter (LS) circuits with high speed and low power consumption. In this article, a high-performance LS circuit called LSBB (Level Shifter based on Body Biasing) is presented. LSBB consists of three parts: body biasing, current mirror circuit, and pull-up and pull-down circuit. The main idea of this design is to use the biasing circuit to depend on the base of the body of the transistors of the input stages to the VDDL voltage. This dependence leads to changes in the threshold voltage and as a result changes in the delay and power consumption to increase the performance of the circuit. Implementation in 180 nm TSMC technology and simulation with VDDL equal to 0.4 V, VDDH equal to 1.8 V and input frequency 1 MHz indicates the correct operation and high-performance of the proposed circuit, the delay values are 21.9 nS, the power consumption is 129 nW and the PDP equal to 2825 nW*nS confirms the high-performance of LSBB.
[1] M. Jhamb and R. Mohan, "Ultra low power design of multi-valued logic circuit for binary interfaces," J. of King Saud University Computer and Information Sciences, vol. 34, no. 8, pt. A, pp. 5578-5586, Sept. 2021.
[2] D. B. Fayaz and P. S. Rao, "Power-efficient voltage up level shifter with low power delay product," International J. of Circuit Theory and Applications, vol. 49, no. 7, pp. 2158-2169, Jul. 2021.
[3] N. Minakhi and P. Kati, "Voltage level shifter using modified Wilson current mirror," International J. of Scientific & Eng. Research, vol. 8, no. 6, pp. 1564-1570, Jun. 2017.
[4] A. Chavan and E. MacDonald, "Ultra low voltage level shifters to interface sub and super threshold reconfigurable logic cells," in Proc. IEEE Aerosp. Conf., 6 pp., Big Sky, MT, USA, 1-8 Mar. 2008.
[5] D. Zhao, et al., "A voltage level shifter with fast level translation speed," in Proc. IEEE 5th International Electrical and Energy Conf., CIEEC'22, pp. 1333-1336, Nangjing, China, 27-29 May 2022.
[6] L. Qeye, et al., "A novel floating high-voltage level shifter with pre-storage technique," Sensors, vol. 22, no. 5, Article ID: 1774, 2022.
[7] D. Dwivedi, S. Dwivedi, and E. Potladhurthi, "Voltage up level shifter with improved performance and reduced power," in Proc. 25th IEEE Canadian Conf. on Electrical and Computer Engineering, CCECE'12, 4 pp., Montreal, QC, Canada, 29 Apr.-2 May 2012.
[8] R. Lotfi, M. Saberi, S. R. Hosseini, A. R. Ahmadi-Mehr, and R. B. Staszewski, "Energy-efficient wide-range voltage level shifters reaching 4.2 fJ/transition," IEEE Solid-State Circuits Lett., vol. 1, no. 2, pp. 34-37, Feb. 2018.
[9] S. R. Hosseini, M. Saberi, and R. Lotfi, "A high-speed and power-efficient voltage level shifter for dual-supply applications," IEEE Trans. Very Large Scale Integrated VLSI Syst., vol. 25, no. 3, pp. 1154-1158, Mar. 2017.
[10] S. Lutkemeier and U. Riue, "A subthreshold to above-threshold level shifter comprising a Wilson current mirror," IEEE Trans. Circuits Syst. II Exp. Briefs, vol. 57, no. 9, pp. 721-724, Sept. 2010.
[11] M. Liu, et al., "Fast and wide range voltage conversion in multisupply voltage designs," IEEE Trans. on VLSI Systems, vol. 23, no. 2, pp. 388-391, Feb. 2015.
[12] Y. Osaki, T. Hirose, N. Kuroki, and M. Numa, "A low-power level shifter with logic error correction for extremely low-voltage digital CMOS LSIs," IEEE J. Solid-State Circuits, vol. 47, no. 7, pp. 1776-1783, Jul. 2012.
[13] S. Luo, et al., "A wide-range level shifter using a modified Wilson current mirror hybrid buffer," IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 61, no. 6, pp. 1656-1665, May 2014.
[14] N. Rezaei and M. Mirhassani, "An efficient high speed and low power voltage-level shifter," International J. Electron. Commun, vol. 138, Article ID: 153857, Aug 2021.
[15] B. Razavi, Design of Analog CMOS Integrated Circuits, 2nd Ed., New York, NY, USA: McGraw-Hill, 2015.
[16] V. Misra, et al., "Field effect transistors," W. K. Chen, Ed. The Electrical Engineering Handbook, San Diego, CA: Elsevier, Ch. 3, pp. 109-126, 2005.