

# LSBB مبدل سطح ولتاژ مبتنی بر اریب‌سازی بدنه

رضا درویش خلیل‌آبادی و امیر باوفای طوسی

این گونه مدارها نقشی در جریان پردازش سیگنال‌های ورودی ندارند، این افزایش تأخیر ممکن است باعث ایجاد اختلال در فعالیت اصلی مدار گردد و حتی در مواقعی، خروجی اشتباه تولید نماید. امروزه در اکثر مدارهای الکترونیکی از مبدل‌های ولتاژ استفاده می‌گردد و از این رو تحقیق و بررسی در خصوص ارائه طرح‌های نوین و بهبود مبدل‌های سطح ولتاژ، تبدیل به امری مهم شده است [۲] تا [۷].

یکی از اصلی‌ترین مشکلات در طراحی مبدل‌های سطح ولتاژ مربوط به ایجاد نزاع<sup>۳</sup> بین قسمت بالاکننده و پایین‌کننده<sup>۴</sup> در زمان تبدیل ولتاژ از سطح بالا به سطح پایین است. در این زمینه، تحقیقات بسیاری صورت گرفته که منجر به ارائه مدارها و طرح‌های نوینی در این خصوص شده است. پژوهش [۸] از آرایش اتصال دیودی<sup>۵</sup> برای کاهش نزاع در زمان مذکور بهره می‌برد. مرجع [۹] از مدار آینه جریان<sup>۶</sup> استفاده می‌کند؛ علاوه بر این از یک نوع مدار کمکی جهت افزایش سطح ولتاژ ورودی در زمان تبدیل سطح ولتاژ از بالا به پایین بهره می‌گیرد. تحقیق [۱۰] از یک ترانزیستور نوع P در مسیر آینه جریان برای جلوگیری از اتلاف توان استفاده می‌کند. در [۱۱] برای بهبود تأخیر از ترانزیستورهای HVT<sup>۷</sup> و LVT<sup>۸</sup> استفاده شده که این روش اگرچه نتایج مثبتی نیز دارد ولی قدرت انتخاب طراح را در انتخاب ترانزیستورها محدود می‌کند. مرجع [۱۲] برای کاهش توان، فعالیت مدار را به لحاظ سخت‌افزاری به دو قسمت تقسیم می‌نماید؛ به این صورت که صرفاً بخشی از مدار که در حال پردازش است، روشن و سایر قسمت‌ها خاموش می‌گردد. پژوهش [۱۳] برگرفته از طراحی مدار آینه جریان ویلسون<sup>۹</sup> است که با استفاده از آشباری کردن<sup>۱۰</sup> دو آینه جریان و همچنین یک گیت NOR، یک مبدل سطح ولتاژ در آن طراحی شده است. برخی محققین علاوه بر استفاده از آرایش اتصال دیودی از آشباری کردن مدار آینه جریان با آرایش زوج‌متقاطع<sup>۱۱</sup> جهت کاهش نشتی جریان و کمتر کردن افت  $V_{DS}$  نیز استفاده می‌کنند [۱۴]. در این مقاله یک مدار مبدل سطح ولتاژ مبتنی بر اریب‌سازی بدنه<sup>۱۲</sup> با نام LSBB<sup>۱۳</sup> ارائه می‌گردد. از ویژگی‌های این مدار، بهبود تأخیر و توان مصرفی<sup>۱۴</sup> با استفاده از متغیر نمودن پایه بدنه ورودی و همسان‌سازی مدار با تغییرات  $V_{DDL}$  است.

چکیده: امروزه، طراحان سیستم‌های مدرن دیجیتال و آنالوگ به منظور افزایش کارایی سیستم از چندین سطح ولتاژ در یک مدار استفاده می‌کنند. برای تبدیل سطوح ولتاژ در مدارهای با کارایی بالا، استفاده از مدارهای مبدل سطح ولتاژ با سرعت بالا و مصرف کم ضروری است. در این مقاله، یک مدار مبدل سطح ولتاژ با کارایی بالا با نام LSBB ارائه می‌گردد که از سه بخش اریب‌سازی بدنه، مدار آینه جریان و مدار بالاکننده و پایین‌کننده تشکیل شده است. ایده اصلی این طراحی، استفاده از مدار اریب‌ساز برای وابسته کردن پایه بدنه ترانزیستورهای طبقات ورودی به ولتاژ  $V_{DDL}$  است. این وابستگی منجر به تغییرات ولتاژ آستانه و در نتیجه تغییر تأخیر و توان مصرفی در راستای افزایش کارایی مدار می‌گردد. پیاده‌سازی در فناوری ۱۸۰ نانومتر TSMC و شبیه‌سازی با مقدار  $V_{DDL}$  برابر با ۰٫۴ ولت،  $V_{DDH}$  معادل ۱٫۸ ولت و فرکانس ورودی ۱ مگاهرتز حاکی از عملکرد صحیح و با کارایی بالای مدار پیشنهادی دارد. مقادیر تأخیر ۲۱/۹ نانوثانیه، توان مصرفی ۱۲۹ نانوات و حاصل ضرب توان-تأخیر برابر با ۲۸۲۵ نانوات در نانوثانیه، مؤید کارایی بالای مدار پیشنهادی است.

کلیدواژه: مبدل سطح ولتاژ، کارایی بالا، توان مصرفی پایین، اریب‌سازی بدنه و آینه جریان.

## ۱- مقدمه

در دو دهه اخیر، مدارهای الکترونیکی پیشرفت چشم‌گیری داشته‌اند و به موازات این پیشرفت، تعداد المان‌ها و بلوک‌های به‌کاررفته در آنها نیز بسیار افزایش یافته است. با توجه به این افزایش، هر کدام از این بلوک‌ها دارای شرایط خاص کاری منحصر به فرد خود از جمله سطح ولتاژ هستند و از این رو استفاده از سطوح مختلف ولتاژ در یک مدار ساده تبدیل به امری مهم و اجتناب‌ناپذیر گردیده است [۱]. در یک مدار، یکی از راه‌حل‌های پیاده‌سازی این سطوح مختلف ولتاژ، استفاده از مبدل‌های سطح ولتاژ<sup>۱</sup> (VLS) می‌باشد. تا کنون آرایش‌های گوناگونی برای مبدل‌های سطح ولتاژ، طراحی و ارائه گردیده که هر کدام نقاط ضعف و قوت خود را دارند. در بررسی و انتخاب یک مبدل سطح ولتاژ، پارامترهایی نظیر تأخیر، توان، حاصل ضرب توان-تأخیر<sup>۲</sup> (PDP) و ... حائز اهمیت هستند؛ اما مهم‌ترین پارامتر در طراحی یک مبدل سطح ولتاژ، پارامتر تأخیر است؛ زیرا اگر تأخیر در یک مدار توسط مبدل‌های سطح ولتاژ افزایش یابد و با توجه به استفاده متعدد از مبدل‌های سطح ولتاژ در یک مدار و همچنین با در نظر گرفتن آنکه

این مقاله در تاریخ ۲۷ دی ماه ۱۴۰۱ دریافت و در تاریخ ۵ اردیبهشت ماه ۱۴۰۲ بازنگری شد.

رضا درویش خلیل‌آبادی، دانشکده مهندسی کامپیوتر، دانشگاه سجاد، مشهد، ایران، (email: rezadarvish660@gmail.com).

امیر باوفای طوسی (نویسنده مسئول)، دانشکده مهندسی کامپیوتر، دانشگاه سجاد، مشهد، ایران، (email: abavafat@sadjad.ac.ir).

1. Voltage Level Shifter
2. Power-Delay Product


3. Contention
4. Pull-up and Pull-down
5. Diode-Connected
6. Current Mirror
7. High Voltage Threshold
8. Low Voltage Threshold
9. Wilson
10. Cascade
11. Cross-Coupled
12. Body Biasing
13. Level Shifter Based on Body Biasing
14. Total Power Consumption

به دلیل کامل خاموش نشدن ترانزیستور  $M_{p1}$ ، ایجاد جریان نشتی از  $V_{DDH}$  تا گره خروجی منجر به ایجاد نزاع بین قسمت بالاکننده و پایین کننده می گردد.

هدف در [۸]، افزایش بازه ولتاژ اعمالی ورودی به همراه کاهش توان مصرفی است. در این تحقیق، استفاده از یک مدار آینه جریان و جایگذاری آرایش اتصال دیودی در میان قسمت بالاکننده و پایین کننده باعث گردیده تا نزاع بین مدارهای مذکور کاهش یابد. از طرفی دیگر با کاهش سطح ولتاژ اعمالی به قسمت پایین کننده، توان مصرفی نیز تا حد زیادی بهبود یافته است. آرایش دیگر که در این مدار مورد استفاده قرار گرفته، استفاده از بازخورد خروجی در طراحی آن می باشد که این روش نیز تأثیر بسزایی در تصحیح شکل به دست آمده در خروجی گذاشته است. شبیه سازی این تحقیق در فناوری ۱۸۰ نانومتر، حداقل ولتاژ کاری را به ۸۰ میلی ولت کاهش داده است.

در [۹] یک مبدل سطح ولتاژ برای تبدیل ولتاژ ۰/۴ به ۱/۸ ولت با استفاده از فناوری ۱۸۰ نانومتر ارائه گردیده است که هدف اصلی این پژوهش، همانند اکثر مبدل های سطح ولتاژ، کاهش نزاع بین قسمت های پایین کننده و بالاکننده می باشد. طرح ارائه شده شامل یک مدار اصلی و یک مدار کمکی بوده که مدار اصلی، وظیفه تبدیل ولتاژ از سطح پایین به بالا و یا بالعکس را بر عهده خواهد داشت. مدار کمکی نیز فقط در زمان تبدیل ولتاژ از سطح بالا به پایین، وظیفه افزایش قدرت مدار بالاکننده و پایین کننده را بر عهده دارد؛ اما در قسمت میانی این مدار از یک مدار آینه جریان ساده برای تزریق جریان به طبقه خروجی استفاده شده که مدار آینه جریان در زمان تبدیل ولتاژ از سطح بالا به پایین منجر به ایجاد جریان نشتی می گردد. این جریان به ترانزیستور بالاکننده تزریق شده و بر روی خروجی تأثیر می گذارد و منجر به ایجاد نزاع می گردد. از این رو و در راستای کاهش این جریان نشتی، این پژوهش اقدام به تقویت قسمت بالاکننده و پایین کننده از طریق اعمال سطح ولتاژ بالاتر به گیت ترانزیستورهای قسمت های مذکور با استفاده از مدار کمکی طراحی شده نموده است. بدین طریق مدار بالاکننده به سمت خاموشی بیشتر و مدار پایین کننده به سمت روشنی بیشتر سوق پیدا خواهد کرد. این طراحی به لحاظ بهبود پارامتر تأخیر در جایگاه مناسبی در میان مدارهای ارائه شده در این زمینه قرار دارد و طبق شبیه سازی ها و نتایج این پژوهش، مقدار تأخیر حاصل برابر با ۳۰ نانوثانیه گزارش گردیده است.

در [۱۰] نیز که یکی دیگر از مدارهای پایه ارائه شده در این زمینه می باشد، مبدل سطح ولتاژی با استفاده از فناوری ۹۰ نانومتر جهت محدوده ولتاژ کاری در بازه ولتاژ آستانه یا بالاتر ارائه شده است. این مدار دارای آرایشی بسیار ساده و به لحاظ تعداد ترانزیستور استفاده شده تنها با ۵ عدد طراحی گردیده که جزء کم هزینه ترین مدل های مبدل سطح ولتاژ است. همچنین در این طراحی برای کاهش اثر بار در خروجی از دو عدد وارونگر به عنوان بافر استفاده شده است. هدف اصلی این مدار، کاهش توان بوده که برای تحقق این امر با جایگذاری یک ترانزیستور نوع P در مسیر مدار آینه جریان و متصل کردن گیت آن به گره خروجی، هم زمان با شارژ کامل گره خروجی، ترانزیستور نوع P خاموش و مسیر ترانزیستور آینه جریان قطع خواهد شد. نهایتاً این عمل منجر به توقف شارژ گره خروجی می شود و به طور مشابه نیز با دشارژ گره خروجی، ترانزیستور نوع P موجود در مسیر مدار آینه جریان روشن شده و مسیر مدار آینه جریان تا زمین متصل خواهد شد. اگرچه این مدار با طراحی ساده و تعداد ترانزیستور اندک صورت گرفته است، ولی همچنان توانسته نزاع موجود بین قسمت بالاکننده و پایین کننده را برطرف سازد.



شکل ۱: مبدل سطح ولتاژ مرسوم [۷].

در مدار پیشنهادی، پایه بدنه ترانزیستور نوع P وارونگر<sup>۱</sup> واقع در طبقه اول به مدار اریب سازی بدنه متصل می گردد. متغیر نمودن این پایه به وسیله مدار اریب سازی بدنه، تأثیر مستقیمی بر روی ولتاژ آستانه ترانزیستور و در نتیجه سرعت و تأخیر مدار خواهد گذاشت. مدار LSBB با استفاده از بازخورد<sup>۲</sup> خروجی و همچنین به کارگیری مدار آینه جریان مناسب، موجب بهبود تأخیر و توان مصرفی می گردد. از طرفی استفاده از آرایش های اتصال دیودی در طبقات خروجی باعث بهبود توان مصرفی و کاهش نزاع بین قسمت بالاکننده و پایین کننده می شود.

در بخش دوم مقاله با مروری اجمالی بر روی تحقیقات انجام شده در این زمینه، پیش زمینه ای در خصوص فعالیت ها و اقدامات صورت گرفته ارائه خواهد شد. در بخش سوم روند طراحی مدار پیشنهادی به طور کامل بررسی می شود. در بخش چهارم نتایج شبیه سازی های صورت گرفته بر روی این مدار و همچنین مقایسه ای دقیق با سایر مراجع مرتبط در این زمینه ارائه می گردد. نهایتاً در بخش انتهایی جمع بندی و نتیجه گیری انجام خواهد شد.

## ۲- مروری بر کارهای گذشته

در حوزه مبدل های سطح ولتاژ، پژوهش های گوناگونی صورت پذیرفته که یکی از قدیمی ترین مدارهای مبدل ولتاژ در شکل ۱ نشان داده شده است [۷]. در طراحی این مدار از شش عدد ترانزیستور استفاده گردیده که دو ترانزیستور  $M_{p1}$  و  $M_{p2}$  با آرایش زوج متقاطع به عنوان قسمت بالاکننده و ترانزیستورهای  $M_{n1}$  و  $M_{n2}$  به عنوان قسمت پایین کننده هستند. همان طور که در بخش مقدمه مقاله نیز عنوان گردید یکی از اصلی ترین مشکلات مبدل های سطح ولتاژ، وجود نزاع بین قسمت پایین کننده و بالاکننده است. این مدار نیز همانند دیگر مبدل های سطح ولتاژ، این مشکل را در زمان تغییر سطح ولتاژ از سطح بالا به پایین دارد که این امر موجب گردیده تا در برخی از زمان ها مدار، عملکرد صحیحی از خود نشان ندهد. به عنوان مثال در زمان تغییر وضعیت مدار از سطح ولتاژ بالا به پایین، در ابتدا ترانزیستور  $M_{n1}$  روشن گردیده که باعث می شود گره خروجی  $V_{out1}$  به سمت ولتاژ صفر هدایت شود که این امر متعاقباً منجر به روشن شدن ترانزیستور  $M_{p1}$  نیز می گردد. با روشن شدن ترانزیستور بالاکننده  $M_{p1}$ ، گره  $V_{out1}$  نیز به سمت  $V_{DDH}$  سوق پیدا خواهد کرد که نتیجه آن باعث خاموش شدن  $M_{p1}$  می گردد. در این حالت

1. Inverter
2. Feedback

خروجی استفاده کرد. در این پژوهش برای مدار ارائه شده از آینه جریان ویلسون استفاده گردیده که بر مبنای آن اصلاحاتی نیز انجام شده است. به طور کلی این طراحی برگرفته از طراحی مدار آینه جریان ویلسون و گیت‌های منطقی CMOS بوده که شامل بلوک‌های مقایسه‌کننده، مدار آینه جریان، انتخاب‌کننده و مدار بالانس‌کننده تأخیر است.

در [۱۴] یک مدار با استفاده از فناوری ۱۸۰ نانومتری و در ولتاژ  $V_{DDL}$  برابر ۰/۴ ولت و  $V_{DDH}$  برابر ۱/۸ ولت ارائه شده است. از مزایای این مدار می‌توان سرعت بالا و توان مصرفی مناسب آن را نام برد. در این مدار با استفاده از آبراشی کردن آرایش زوج‌مقاطع با مدار آینه جریان، میزان افت ولتاژ درین - سورس مدار آینه جریان کاهش یافته که این افت ولتاژ نهایتاً منجر به کاهش جریان نشتی ترانزیستور خواهد گردید؛ اما به دلیل عدم قدرت خروجی کافی جهت درایو طبقه بعد توسط آرایش مذکور، از یک وارونگر خروجی نیز برای افزایش قدرت درایو در طراحی استفاده شده است. در قسمت دیگری از مدار با استفاده از یک ترانزیستور نوع N با آرایش اتصال دیودی در مسیر مدار آینه جریان، میزان جریان نشتی و همچنین توان کاهش می‌یابد.


### ۳- طراحی مبدل سطح ولتاژ LSBB

شکل ۲ مدار مبدل سطح ولتاژ LSBB است. در ورودی این مدار از یک آرایش ترانزیستوری تقسیم‌کننده ولتاژ متشکل از سه ترانزیستور نوع N با آرایش اتصال دیودی استفاده شده است. به وسیله این آرایش، ولتاژ پایه بدنه ترانزیستور نوع P وارونگر ورودی را به ولتاژ  $V_{DDL}$  متصل می‌نماییم که منجر به همسان‌سازی مدار با تغییرات  $V_{DDL}$  می‌گردد. در میانه مدار و در طبقه دوم از یک مدار آینه جریان استفاده شده که از دو ترانزیستور نوع P تشکیل گردیده است.

نقطه قوت این طبقه، بهبود توان مصرفی با استفاده از زمان‌بندی مناسب جهت اعمال سیگنال ورودی در زمان مناسب بوده تا صرفاً در مواقع لزوم، مدار آینه جریان فعال گردد. همچنین استفاده از بازخورد خروجی در مدار آینه جریان، منجر به زمان‌بندی مناسب برای فعال کردن این بخش می‌گردد. نهایتاً در طبقه خروجی مدار از یک ترانزیستور نوع P جهت قسمت بالاکننده و همچنین یک ترانزیستور نوع N جهت قسمت پایین‌کننده استفاده شده است. در کنار این دو ترانزیستور، استفاده از دو ترانزیستور کمکی با آرایش اتصال دیودی منجر گردیده تا میزان نزاع و همچنین توان مصرفی کاهش یابد؛ اما به دلیل تأثیر زیاد تعداد و اندازه این نوع ترانزیستور در پارامترهای اصلی مدار لازم است تا تمام حالت‌های ممکن برای پیدا کردن مقدار مناسب این مشخصات بررسی گردد.

### ۳-۱ بررسی اندازه ابعاد ترانزیستورهای استفاده شده

استفاده از ابعاد مناسب در یک طراحی، تأثیر زیادی در کاهش تأخیر و یا بهبود توان مصرفی دارد. در این مدار با به‌کارگیری یک ترانزیستور کمکی با نام  $M_{Nv}$ ، میزان قدرت قسمت بالاکننده افزایش یافته و از این رو برای افزایش سرعت و کاهش تأخیر، اندازه آن را برابر ۶ میکرومتر در نظر گرفته‌ایم. برای ترانزیستورهای استفاده شده در مدار تقسیم‌کننده ولتاژ، اندازه آنها را ۲ میکرومتر قرار دادیم؛ اما قسمت مهم دیگر، وارونگر واقع در ورودی مدار است که نقش اصلی وابسته کردن تغییرات  $V_{DDL}$  به مدار را ایفا می‌کند. از این رو برای جلوگیری از افزایش تأخیر در ورودی، اندازه ترانزیستور پایین‌کننده در وارونگر ورودی را ۳ برابر ترانزیستور بالاکننده انتخاب می‌نماییم. در جدول ۱ به اختصار اندازه ابعاد ترانزیستورهای مورد استفاده در طراحی نشان داده شده است.



شکل ۲: مبدل سطح ولتاژ LSBB.

در [۱۱] یک مبدل سطح ولتاژ با استفاده از ترانزیستورهای با ولتاژ آستانه متفاوت ارائه شده که در آن برای جبران کندی از ترانزیستورهای HVT و در برخی موارد برای افزایش قدرت از ترانزیستورهای LVT استفاده شده است؛ اما آرایش دیگری که در این مدار به چشم می‌خورد، استفاده از ترانزیستورهایی با آرایش اتصال دیودی در قسمت بالاکننده می‌باشد که منجر به کاهش قدرت مدار بالاکننده می‌گردد؛ اما نکته قابل توجه دیگر که این مبدل را از سایر مبدل‌های سطح ولتاژ متمایز می‌کند، عدم استفاده از بازخورد منفی خروجی در طراحی خود است. اگرچه این مدار تا حدودی میزان نزاع بین قسمت بالاکننده و پایین‌کننده را برطرف می‌کند، اما ایراد اصلی آن استفاده از ترانزیستورهایی با پارامترهای خاص بوده که تا حدودی پیاده‌سازی مدار را دشوار می‌سازد.

در [۱۲] مدار ارائه شده به لحاظ عملکرد مدار، دسته‌بندی و تفکیک شده است؛ به طوری که صرفاً در زمان لازم، ترانزیستورهایی که باید فعال شوند، روشن و سایر ترانزیستورها خاموش می‌گردد. با این روش میزان توان مصرفی تا حدود زیادی بهبود یافته است. این مدار به لحاظ عملکرد به سه قسمت  $^{1}$  LLECC،  $^{2}$  HLECC و Level conversion circuit تقسیم می‌شود. قسمت LLECC در زمان تغییر وضعیت ورودی از سطح ولتاژ بالا به پایین و قسمت HLECC نیز در زمان تغییر ولتاژ از سطح پایین به بالا فعال می‌گردد و نهایتاً قسمت Level conversion circuit شامل قسمت‌های بالاکننده و پایین‌کننده است. مزیت دیگر این مدار، عدم نیاز به استفاده از ترانزیستور با ابعاد بزرگ در مدار پایین‌کننده می‌باشد. نکته دیگر، استفاده از بازخورد در طراحی بوده که منجر به افزایش میزان مقاومت در مقابل نویزهای ناخواسته می‌شود.

در [۱۳] یک مبدل سطح ولتاژ با استفاده از روش  $^{3}$  DVS برای کاهش توان مصرفی ارائه شده است. زمانی که در طراحی مبدل‌های سطح ولتاژ از روش DVS استفاده می‌کنند، در هنگام عملکرد تبدیل ولتاژ به دلیل نزدیکی سطوح سیگنال ورودی و خروجی و همچنین تأثیر دما یا عملیات پردازش خود مدار، در پاسخ نهایی تشکیل شده خود در خروجی دارای خطا خواهند بود؛ لذا برای رفع این مشکلات معمولاً از مبدل‌های سطح ولتاژ دوجهته استفاده می‌کنند. این مبدل‌ها معمولاً توان کمتری مصرف کرده و نیاز به پایه اضافی نیز ندارند و هم‌زمان می‌توان از آنها به‌عنوان ورودی و

1. Low Logic Error Correction Circuit
2. High Logic Error Correction Circuit
3. Dynamic Voltage Scaling

این قسمت از مدار، از ترانزیستورهای با آرایش اتصال دیودی استفاده شده که با استفاده از آنها، اختلاف ولتاژی بین قسمت‌های مذکور ایجاد گردیده که منجر به کاهش نزاع بین آنها می‌شود. نکته‌ای که باید در این قسمت مورد توجه قرار داد، حداکثر تعداد ترانزیستورها به صورت سری است که با توجه به  $V_{GS}$  ترانزیستورهای استفاده شده، این تعداد نهایتاً از سه عدد بیشتر نمی‌تواند تجاوز کند. استفاده بیشتر از این تعداد ترانزیستور باعث روشن نشدن ترانزیستور  $M_{N2}$  و در برخی موارد، ندادن پاسخ خروجی مناسب است؛ زیرا ولتاژ اعمال شده به گیت ترانزیستور پایین کشنده کمتر از ولتاژ آستانه آن خواهد بود و در نتیجه، این ترانزیستور روشن نخواهد شد. این مشکلات حتی با انتخاب سه عدد ترانزیستور ممکن است ایجاد شود و از این رو در LSBB، تعداد ترانزیستور مناسب قابل استفاده با این آرایش، دو عدد است که با نام‌های  $M_{Pb}$  و  $M_{Pc}$  نمایش داده شده‌اند. افزایش تعداد ترانزیستورهای با آرایش اتصال دیودی تا دو عدد باعث کاهش توان مصرفی نیز خواهد شد. علت را می‌توان چنین عنوان کرد که با افزایش تعداد این ترانزیستورها ولتاژ اعمالی به ترانزیستور  $M_{N2}$  کاهش یافته که منجر به کاهش توان مصرفی خواهد گردید. اما ترانزیستور دیگری که در طراحی این قسمت مورد استفاده قرار گرفته، ترانزیستور  $M_{N1}$  است. به گیت ورودی این ترانزیستور، سیگنال ورودی اصلی مدار اعمال شده که با قرار گرفتن سطح سیگنال ورودی در سطح بالای ولتاژ، این ترانزیستور فعال خواهد شد؛ اما نقش ترانزیستور  $M_{N1}$  در این مدار مربوط به زمان تغییر وضعیت مدار از سطح ولتاژ پایین به بالا است که در این وضعیت با روشن شدن این ترانزیستور، سطح ولتاژ گیت ترانزیستور  $M_{N2}$  به زمین متصل شده و این ترانزیستور به طور کامل خاموش می‌گردد. با خاموش شدن ترانزیستور  $M_{N2}$ ، مدار بالا کشنده بدون هیچ مقاومتی از سوی مدار پایین کشنده شروع به بالابردن سطح ولتاژ خروجی خواهد نمود.

### ۳-۳ مدار آینه جریان

وظیفه اصلی این قسمت، تزریق جریان لازم به قسمت بالا کشنده و پایین کشنده در زمان مناسب است. مدار آینه جریان از دو ترانزیستور  $M_{P1}$  و  $M_{P2}$  به عنوان مدار اصلی و همچنین از دو ترانزیستور  $M_{N1}$  و  $M_{N2}$  در مسیر جریان مدار آینه جریان به عنوان نقش فعال کننده مدار آینه جریان تشکیل می‌گردد. نوع و اتصال سیگنال‌های متصل شده به ترانزیستورهای  $M_{N1}$  و  $M_{N2}$  باعث مشخص کردن عملکرد آنها می‌گردد. با اتصال گره خروجی به گیت ترانزیستور  $M_{N1}$ ، از این ترانزیستور به عنوان بازخورد جهت تطابق عملکرد مدار با خروجی استفاده می‌گردد و مدار آینه جریان را در زمان تغییر وضعیت مدار از سطح ولتاژ پایین به بالا فعال می‌سازد؛ اما با اتصال معکوس سیگنال ورودی به گیت ترانزیستور  $M_{N2}$ ، مدار آینه جریان در زمانی که ورودی در سطح ولتاژ صفر قرار گیرد، به وسیله ترانزیستور مذکور فعال خواهد نمود. کاهش توان علاوه بر موارد ذکر شده، علت دیگری برای به کارگیری ترانزیستورهای  $M_{N1}$  و  $M_{N2}$  در طراحی بوده است؛ به طوری که هر گاه مدار نیاز به شارژ ولتاژ گیت ترانزیستور  $M_{P1}$  نداشته باشد با خاموش کردن این ترانزیستورها مسیر جریان، قطع شده و میزان توان کاهش خواهد یافت.

### ۳-۴ مدار اریب‌سازی بدنه به همراه وارونگر ورودی

بخش اریب‌سازی بدنه، مهم‌ترین قسمت مدار LSBB و وظیفه اصلی آن، همسان‌سازی عملکرد مدار با تغییرات  $V_{DDL}$  است. پیاده‌سازی این قسمت به وسیله یک آرایش تقسیم کننده ولتاژ با استفاده از سه ترانزیستور

جدول ۱: اندازه ابعاد ترانزیستورها.

ترانزیستور	W:L (um)
$M_{N1}$	۶:۰/۱۸
$M_{P1}$	۱:۰/۱۸
$M_{N2}$	۳:۰/۱۸
سایر ترانزیستورها	۲:۰/۱۸

اگر در کنار  $M_{Pc}$  به جای  $M_{Pb}$  از دو ترانزیستور  $M_{Pb}$  و  $M_{Pc}$  با آرایش اتصال دیودی استفاده کنیم با اضافه نمودن این دو ترانزیستور، میزان سطح ولتاژ قرار گرفته روی گیت ترانزیستور  $M_{N2}$  کاهش می‌یابد. از سویی دیگر قرار گرفتن سه ترانزیستور مذکور به صورت سری منجر به کسر سه مرتبه ولتاژ آستانه از میزان سطح ولتاژ گره گیت  $M_{P1}$  شده که این امر باعث عدم کارکرد رفتاری صحیح ترانزیستور  $M_{N2}$  به دلیل سطح ولتاژ پایین اعمال شده به گیت آن می‌گردد.

استفاده از مدار آینه جریان با انتخاب اندازه مناسب به همراه اضافه کردن ترانزیستورهای  $M_{N1}$  و  $M_{N2}$  به آن بلوک، باعث شده تا توان مصرفی مدار بهبود یابد؛ بدین صورت که مدار آینه جریان در این مدار با استفاده از ترانزیستورهای مذکور صرفاً در زمان تغییر وضعیت مدار از سطح ولتاژ بالا به پایین فعال و باعث تزریق جریان به طبقه خروجی می‌گردد. در سایر حالات، مدار آینه جریان به دلیل کاهش توان مصرفی در وضعیت خاموش قرار خواهد گرفت. اما عامل مهم تأثیرگذار بر روی انتخاب اندازه و تعداد مناسب ترانزیستورهای با آرایش اتصال دیودی، میزان ولتاژ DC اعمال شده بر روی ورودی گیت ترانزیستور  $M_{N2}$  است؛ به طوری که با کاهش اندازه ترانزیستورهای با آرایش اتصال دیودی، مقدار سطح ولتاژ قرار گرفته روی گیت ترانزیستور  $M_{N2}$  کاهش می‌یابد و این کاهش منجر به کاهش توان مصرفی می‌گردد. برای توضیح بیشتر و با در نظر گرفتن رابطه جریان (۱) به صورت زیر خواهیم داشت [۱۵]

$$I_d = -\frac{1}{4} \mu_p C_{ox} \frac{W}{L} (V_{gs} - V_t)^2 \quad (1)$$

با توجه به (۱) و ثابت فرض کردن جریان می‌توان نتیجه گرفت که کاهش عرض ترانزیستور  $M_{Pc}$  منجر به افزایش ولتاژ  $V_{GS}$  آن می‌گردد. پس مقدار ولتاژ قرار گرفته بر روی گیت ترانزیستور  $M_{N2}$  با توجه به افزایش ولتاژ  $V_{GS}$  ترانزیستور با آرایش اتصال دیودی  $M_{Pc}$  کاهش می‌یابد. با افزایش تعداد ترانزیستورهای اتصال دیودی از یک به دو، میزان ولتاژ قرار گرفته بر روی گیت ترانزیستور  $M_{N2}$  کمتر خواهد شد؛ اما از آنجایی که برای روشن شدن ترانزیستور  $M_{N2}$  تنها به یک ولتاژ آستانه نیازمند هستیم، کاهش ولتاژ قرار گرفته بر روی گیت ترانزیستور  $M_{N2}$  موجب کمتر روشن شدن این ترانزیستور و در نتیجه کاهش نزاع بین مدارهای بالا کشنده و پایین کشنده و نهایتاً منجر به کاهش مصرف توان می‌گردد. در ادامه به بررسی دقیق بخش‌های مختلف LSBB می‌پردازیم. از سه بخش مدار بالا کشنده و پایین کشنده، مدار آینه جریان و نهایتاً مهم‌ترین بخش آن یعنی مدار اریب‌سازی بدنه به همراه وارونگر ورودی تشکیل می‌گردد که به تفکیک مورد تحلیل قرار می‌گیرند.

### ۳-۴ مدار بالا کشنده و پایین کشنده

در مدار LSBB قسمت پایین کشنده متشکل از یک ترانزیستور نوع N با نام  $M_{N1}$  و قسمت بالا کشنده متشکل از یک ترانزیستور نوع P با نام  $M_{P1}$  است. از مشکلات همیشگی اکثر میدل‌های سطح ولتاژ، داشتن نزاع بین مدار بالا کشنده و پایین کشنده می‌باشد. برای حل این موضوع در

جریان در مدار جاری می‌گردد که این امر موجب افزایش میزان سطح ولتاژ گیت ترانزیستور  $M_{Pn}$  شده و گیت این ترانزیستور تا میزان سطح ولتاژ  $V_{DDH} - V_{DSSat}$  شارژ می‌گردد. ترانزیستور  $M_{Nv}$  نیز با اعمال سطح ورودی صفر، غیرفعال گردیده و جریان از مسیر ترانزیستورهای  $M_{Pv}$  و  $M_{Pn}$  نیز عبور کرده و گیت ترانزیستور  $M_{Nv}$  را شارژ می‌نماید. با عبور جریان از مسیر ترانزیستورهای با آرایش اتصال دیودی، میزان ولتاژ پس از عبور از هر کدام به میزان یک  $V_{GS}$  از سطح ولتاژ گره متصل به گیت  $M_{Pn}$  کاسته می‌شود و نهایتاً منجر به فعال شدن ترانزیستور  $M_{Nv}$  شده و سطح ولتاژ گره خروجی را به زمین یا همان سطح پایین تبدیل می‌نماید.

### ۳-۶ عملکرد LSBB در وضعیت خروجی از سطح پایین به بالا


با اعمال ورودی  $V_{DDH}$  به مدار و در نظر گرفتن مقدار قبلی گره خروجی که در سطح ولتاژ پایین قرار داشته، ترانزیستورهای  $M_{Nv}$  و  $M_{Np}$  غیرفعال می‌شوند که این امر موجب قطع مسیر جریان در مدار آینه جریان می‌گردد. با در نظر گرفتن مقدار ورودی، ترانزیستور  $M_{Nv}$  نیز فعال و باعث می‌شود تا گیت  $M_{Nv}$  به زمین متصل و خاموش گردد. با اتصال گیت ترانزیستور پایین‌کشنده به زمین و ایجاد مسیری بین گیت ترانزیستور  $M_{Pn}$  تا زمین، سطح ولتاژ گیت ترانزیستور مذکور شروع به دشارژ کرده و باعث روشن شدن آن ترانزیستور می‌شود. نهایتاً با روشن شدن ترانزیستور بالا‌کشنده، گره خروجی توسط آن تا سطح  $V_{DDH}$  شارژ می‌شود.

### ۴- پیاده‌سازی و شبیه‌سازی

مدار LSBB در فناوری ۱۸۰ نانومتر و با استفاده از کتابخانه TSMC طراحی شده است. فرکانس ورودی ۱ مگاهرتز، ولتاژ  $V_{DDL}$  آن ۰.۴ ولت و  $V_{DDH}$  برابر ۱/۸ ولت در نظر گرفته شده است. تمامی شبیه‌سازی‌ها در نرم‌افزار Cadence و در محیط Virtuoso صورت پذیرفته است. در ادامه این بخش، ابتدا با شبیه‌سازی‌های متعدد، انواع پاسخ خروجی مدار و سپس مدار ارائه شده را در زمینه تأخیر، توان در گوشه‌های کاری ترانزیستور و تأثیر دما بر روی آنها و همچنین تحلیل مونت کارلو در زمینه تأخیر مورد بررسی قرار خواهیم داد و نهایتاً یک مقایسه کلی بین نتایج شبیه‌سازی به‌دست‌آمده از LSBB با سایر مراجع معتبر در این زمینه ارائه می‌گردد.

#### ۴-۱ بررسی پاسخ گذرا

برای بررسی پاسخ گذرا، ابتدا در نرم‌افزار Cadence و در حالت گذرا و در بازه ۲ میکروثانیه برای ورودی با فرکانس ۱ مگاهرتز و  $V_{DDL}$  معادل ۰.۴ ولت،  $V_{DDH}$  برابر با ۱/۸ ولت در گوشه TT، ورودی سیگنال مربعی به مدار اعمال می‌کنیم که نتایج در شکل ۳ گزارش شده است. یکی از عوامل مهم در معیارسنجی مدل‌های سطح ولتاژ، کیفیت شکل خروجی آن است. چنانچه در شکل ۳ که پاسخ گذرا در خروجی مدار را نشان می‌دهد مشاهده می‌کنید، شکل خروجی حاصل از این شبیه‌سازی در مدار LSBB تقریباً به‌صورت مربعی کامل بوده و از کیفیت مناسبی برخوردار است (به زیربخش ۳-۴ مراجعه شود)؛ اما پارامتر مهم دیگر که در ادامه آن را مورد بررسی قرار خواهیم داد، تأخیر است. یک مدل سطح ولتاژ لازم است که تا حد امکان از اعمال تأخیر اضافی به مدار اصلی خودداری نماید. میزان تأخیر برابر ۲۱/۸ نانوثانیه می‌باشد. لازم به ذکر است که تأخیر انتشار در این مدار، مبین اختلاف زمانی بین ورودی و خروجی می‌باشد در زمانی که ورودی و خروجی هر دو به ۵۰٪ از مقدار نهایی خود خواهند رسید.



شکل ۳: پاسخ خروجی در حالت گذرا در فرکانس ۱ MHz.

نوع N صورت گرفته و محل آن در طبقه ورودی مدار است. چنان که در شکل ۲ دیده می‌شود، آرایش ترانزیستوری مذکور با سه عدد ترانزیستور  $M_{N1v}$ ،  $M_{N1p}$  و  $M_{N1v}$  با حالت اتصال دیودی پیاده‌سازی گردیده که در آن گیت ترانزیستور  $M_{N1v}$  به  $V_{DDL}$  متصل شده است. سپس در ادامه، دو ترانزیستور مشابه  $M_{N1v}$  و  $M_{N1p}$  به‌صورت سری به سورس ترانزیستور  $M_{N1v}$  متصل و از ترانزیستور  $M_{N1v}$  به‌عنوان بار برای تقسیم‌کننده ولتاژ استفاده شده است. در (۲) که از طریق اعمال KVL در مسیر  $V_{DDL}$  به پایه بدنه ترانزیستور  $M_{Pn1}$  به‌دست آمده است داریم

$$V_B = V_{DDL} - V_{GS, MN1v} - V_{GS, MN1p} \quad (2)$$

همان طور که در رابطه بالا مشاهده می‌کنیم ولتاژ پایه بدنه با این روش کاملاً به تغییرات  $V_{DDL}$  وابسته شده است. از آنجا که دو ترانزیستور  $M_{N1v}$  و  $M_{N1p}$  مشابه یکدیگر هستند، (۲) به‌صورت (۳) خلاصه می‌شود

$$V_B = V_{DDL} - 2V_{GS} \quad (3)$$

از (۳) می‌توان این گونه نتیجه گرفت که به‌وسیله این آرایش می‌توان به ازای هر ترانزیستور معادل یک ولتاژ  $V_{GS}$  از بالاترین سطح ولتاژ بدنه که همان  $V_{DDL}$  است، کاست و همچنین تغییرات  $V_{DDL}$  بر روی پایه بدنه ترانزیستور، تأثیر مستقیم خواهد گذاشت؛ اما با توجه به سطح حداقلی ولتاژ مورد نیاز، خروجی مدار تقسیم‌کننده ولتاژ را از سورس ترانزیستور  $M_{N1v}$  در نظر گرفته و آن را به پایه بدنه ترانزیستور  $M_{Pn1}$  مدار وارونگر ورودی متصل می‌نماییم. حال در خصوص ارتباط ولتاژ آستانه با ولتاژ پایه بدنه، رابطه ولتاژ آستانه را در (۴) بررسی می‌کنیم [۱۶]

$$V_T = V_{FB} + 2\Phi_F + \gamma\sqrt{2\Phi_F + V_{BS}} \quad (4)$$

در ترانزیستور نوع P و با توجه به (۴)،  $V_T$  با مجذور  $V_B$  رابطه مستقیم دارد؛ بنابراین با کاهش ولتاژ پایه بدنه، سطح ولتاژ آستانه ترانزیستور کاهش یافته که این کاهش، علاوه بر کاهش توان مصرفی منجر به افزایش سرعت مدار یا به بیان دیگر کاهش تأخیر نیز می‌شود. به بیان دیگر در ترانزیستور  $M_{Pn1}$  از طرفی، ولتاژ بدنه با  $V_{DDL}$  رابطه مستقیم دارد و با آرایش تقسیم‌کننده ولتاژ می‌توان به‌ازای هر ترانزیستور به اندازه  $V_{GS}$  از  $V_{DDL}$  و لذا از ولتاژ بدنه کاست. از طرف دیگر ولتاژ بدنه با ولتاژ آستانه رابطه مستقیم دارد و در نتیجه می‌توان گفت ولتاژ آستانه با تغییرات  $V_{DDL}$  رابطه مستقیم دارد؛ یعنی با کاهش  $V_{DDL}$ ، ولتاژ آستانه و در نتیجه تأخیر و توان مصرفی را کاهش داد و به عبارت دیگر عملکرد مدار با تغییرات  $V_{DDL}$  همسان است.

### ۳-۵ عملکرد LSBB در وضعیت خروجی از سطح بالا به پایین

با اعمال سطح ولتاژ صفر به ورودی مدار و با در نظر گرفتن وضعیت خروجی قبلی مدار که در سطح ولتاژ بالا قرار داشته، ترانزیستورهای  $M_{Nv}$  و  $M_{Np}$  فعال شده و جریان از طریق ترانزیستورهای مدار آینه

جریان دهی به مدار نیز افزایش یافته که با توجه به رابطه معکوس جریان با تأخیر، این امر منجر به کاهش تأخیر می‌گردد. میزان تأخیر در حالت TT و در دمای ۲۷ درجه سانتی‌گراد و با  $V_{DDL}$  معادل ۰/۴ ولت، برابر ۲۱/۹ نانوثانیه است. عامل دیگری که در شکل ۵ مشاهده می‌شود تأثیر مثبت افزایش دما بر روی تأخیر است؛ بدین صورت که با افزایش دما میزان تأخیر نیز کاهش می‌یابد.

#### ۴-۵ بررسی تأثیر دما و $V_{DDL}$ بر روی توان مصرفی

در این قسمت، تأثیر تغییرات دما و  $V_{DDL}$  را این بار بر روی توان مصرفی مورد بررسی قرار خواهیم داد که برای این منظور  $V_{DDL}$  را در بازه ۰/۴ تا ۰/۷ ولت تغییر داده و این تغییرات را در سه دمای ۲۰-، ۲۷ و ۱۰۰ درجه سانتی‌گراد شبیه‌سازی می‌نماییم. نتایج این شبیه‌سازی در شکل ۶ آمده است. چنانکه مشاهده می‌کنید توان مصرفی مدار در بازه قابل قبولی می‌باشد؛ به طوری که در دمای ۲۷ درجه سانتی‌گراد و گوشه TT مقدار توان حاصل برابر ۱۲۹ نانوات است. می‌توان نتیجه گرفت که با افزایش  $V_{DDL}$ ، توان مصرفی مدار افزایش یافته و از طرفی، افزایش دما نیز منجر به افزایش توان تلفاتی و در نتیجه باعث افزایش توان کل مدار گردیده است.


هدف از بررسی میزان تأثیر تغییرات دما و  $V_{DDL}$  بر روی تأخیر و میزان توان مصرفی، مشاهده میزان تخریب‌پذیری مدار LSBB در مقابل عوامل طبیعی به‌وجودآمده نظیر دما و یا در مقابل نوسانات مدار و همچنین عملکرد مدار با در نظر گرفتن این تغییرات در گوشه‌های کاری ترانزیستور است. در جمع‌بندی این دو قسمت می‌توان چنین نتیجه گرفت که به‌طور کلی با افزایش دما، میزان توان تلفاتی مدار افزایش یافته و همین عامل باعث افزایش میزان توان مصرفی مدار خواهد شد. از طرفی دیگر با افزایش میزان  $V_{DDL}$ ، میزان جریان تزریقی به مدار افزایش یافته و این عامل، علاوه بر اینکه منجر به افزایش سرعت مدار می‌گردد منجر به کاهش تأخیر نیز شده و به موازات آن، میزان توان مصرفی مدار را نیز افزایش خواهد داد.

#### ۴-۶ تحلیل مونت کارلو

برای بررسی میزان آسیب‌پذیری مدار در پروسه ساخت و همچنین برای صحت‌گذشتن بر شبیه‌سازی‌های صورت‌گرفته از تحلیل مونت‌کارلو استفاده می‌کنیم. نتایج شبیه‌سازی این تحلیل در شکل ۷ گزارش شده که برای تأخیر و با تعداد تکرار ۵۰۰ بار شبیه‌سازی انجام شد. متوسط زمان تأخیر این شبیه‌سازی برای  $V_{DDL}$  معادل ۰/۴ ولت، برابر ۱/۸ ولت در دمای ۲۷ درجه سانتی‌گراد و گوشه TT برابر با ۲۴ نانوثانیه است. بالاترین نرخ نمونه حاصل در مقدار تأخیر ۲۱/۹ نانوثانیه به‌دست آمده که نتیجه شبیه‌سازی هم برابر با همین مقدار حاصل شده است. انحراف معیار به‌دست‌آمده از این تحلیل برابر ۷/۸ نانوثانیه می‌باشد که این میزان، قابل قبول است و حاکی از مقاومت این طراحی در مقابل آسیب‌های پروسه ساخت دارد.

#### ۴-۷ مقایسه و تحلیل نتایج

در این قسمت، مدار LSBB را با سایر پژوهش‌های انجام‌شده از جنبه‌های تعداد ترانزیستور، تأخیر، توان مصرفی، حاصل‌ضرب توان - تأخیر، انرژی، نسبت حضور پالس و مساحت اشغالی مقایسه نموده که نتایج آن به‌اختصار در جدول ۲ آمده است. پیاده‌سازی و شبیه‌سازی تمام پژوهش‌ها در فناوری ۱۸۰ نانومتر TSMC و در فرکانس ۱ مگاهرتز با  $V_{DDL}$  برابر



شکل ۴: توان مصرفی.

#### ۴-۲ بررسی توان

یکی از پارامترهای مهم در طراحی یک مدار از جمله مبدل‌های سطح ولتاژ، میزان توان مصرفی کل آن مدار است که در این تحقیق به‌اختصار آن را توان مصرفی می‌نامیم. در این راستا شبیه‌سازی در خصوص میزان توان مصرفی مدار LSBB انجام گرفته که در شکل ۴، نتایج خروجی حاصل از این شبیه‌سازی را مشاهده می‌کنید. از بررسی این شکل می‌توان نتیجه گرفت که بیشترین میزان توان مصرفی مربوط به زمان‌های سوئیچ‌زدن مدار بوده و در سایر زمان‌ها تقریباً میزان توان مصرفی برابر با صفر می‌باشد و این به معنی آن است که میزان توان با توجه به طراحی صورت‌گرفته تقریباً برابر صفر بوده است. مهم‌ترین عامل در به‌دست‌آمدن این نتیجه، اعمال سیگنال‌های مناسب در زمان‌بندی مطلوب با استفاده از ترانزیستورهایی در مسیر مدار آینه جریان جهت غیرفعال‌نمودن مدار آینه جریان و همچنین استفاده از مدار اریب‌سازی بدنه بوده است. طی شبیه‌سازی صورت‌گرفته، میزان توان مصرفی در یک بازه زمانی ۱۲۹ نانوات به‌دست آمد.


#### ۴-۳ بررسی نسبت حضور پالس

یکی از پارامترهای مهم در به‌دست‌آوردن شکل خروجی مربعی، پارامتر نسبت حضور پالس است. نسبت حضور پالس به نسبت بازه زمانی پالس با مقدار یک به کل زمان دوره تناوب اطلاق می‌گردد. هرچه این عدد به ۵۰٪ نزدیک‌تر باشد شکل خروجی، مربعی‌تر می‌گردد. در این شبیه‌سازی از این پارامتر به‌عنوان معیاری برای سنجش کیفیت شکل خروجی سیگنال خود استفاده نمودیم.


در شکل ۳ نتایج مربوط به پاسخ خروجی شکل موج در حالت گذرا به نمایش درآمده است. با توجه به شبیه‌سازی صورت‌گرفته، نسبت حضور پالس ۵۱/۶٪ بوده و بیانگر آن است که شکل خروجی LSBB تقریباً مربعی بوده و فاصله اندکی تا نتیجه ایده‌آل یعنی ۵۰٪ دارد.

#### ۴-۴ بررسی تأثیر دما و $V_{DDL}$ بر روی تأخیر


برای نشان‌دادن تأثیر دما و همچنین به‌طور هم‌زمان تغییرات  $V_{DDL}$  بر روی تأخیر، سه شبیه‌سازی صورت‌گرفته که در شکل ۵ نتایج حاصل از این شبیه‌سازی‌های مدار برای سه دمای ۲۰-، ۲۷ و ۱۰۰ درجه سانتی‌گراد و برای چهار گوشه FF، FS، TT و SS نشان داده شده است. از بررسی نتایج به‌دست‌آمده در شکل ۵ می‌توان نتیجه گرفت که در هر سه دما، کمترین تأخیر مربوط به گوشه FF می‌باشد. از سویی دیگر در این شکل مشاهده می‌شود که با افزایش میزان  $V_{DDL}$ ، مقدار تأخیر نیز در هر سه دما کاهش یافته که علت این موضوع را می‌توان افزایش ولتاژ  $V_{DDL}$  به مدار عنوان نمود؛ بدین صورت که با افزایش این میزان ولتاژ، میزان



شکل ۵: تأثیر تغییرات  $V_{DDL}$  بر روی تأخیر در دمای  $-20$ ،  $27$  و  $100$  درجه سانتی گراد.



شکل ۶: تأثیر تغییرات  $V_{DDL}$  بر روی توان مصرفی در دمای  $-20$ ،  $27$  و  $100$  درجه سانتی گراد.



شکل ۷: تحلیل تأخیر مبتنی بر مونت کارلو.

جدول ۲: نتایج مقایسه LSBB با سایر پژوهش ها.

؟؟؟	LSBB	[۱۴]	[۸]	[۹]	[۱۱]	[۱۳]	[۱۲]	[۱۰]
Transistor Count	۱۴	۱۴	۱۲	۱۶	۱۵	۱۶	۱۶	۷
Delay (nS)	۲۱٫۹	۲۲٫۸	۷۴٫۶	۳۶٫۲۵	۶۶٫۹	۷۵٫۱	۴۶	۶۶٫۵
Total Power (nW)	۱۲۹	۲۲۰٫۸	۲۴۸	۸۷٫۷۶	۳۲۵	۱۰۲۳	۲۰۲	۵۷۷٫۶
PDP (nW × nS)	۲۸۲۵	۳۱۵۶۰	۱۸۵۰۰	۳۱۸۱	۲۱۷۴۳	۷۶۸۳۷	۹۲۹۲	۳۸۴۱۰
Energy (fJ/Transition)	۱۲۷	۲۲۰۰	۲۴۵	۸۴٫۳۲	۳۱۴	۱۰۱۰	۱۹۳	۵۷۳
Duty Cycle	۵۱٫۶	۵۰٫۴۴	۵۷٫۱۲	۵۲٫۸	۵۵٫۳۸	۵۶٫۲۶	۵۲٫۶۹	-
Area ( $\mu\text{m}^2$ )	۱۰۲	۱۰۰	۱۳۵	۱۰۳	-	-	-	-

!!  $Fin = 1\text{MHz}$  و  $V_{DDH} = 1.8\text{V}$ ،  $V_{DDL} = 0.4\text{V}$ ، فناوری  $180\text{nm}$

- Computer and Information Sciences*, vol. 34, no. 8, pt. A, pp. 5578-5586, Sept. 2021.
- [2] D. B. Fayaz and P. S. Rao, "Power-efficient voltage up level shifter with low power delay product," *International J. of Circuit Theory and Applications*, vol. 49, no. 7, pp. 2158-2169, Jul. 2021.
- [3] N. Minakhi and P. Kati, "Voltage level shifter using modified Wilson current mirror," *International J. of Scientific & Eng. Research*, vol. 8, no. 6, pp. 1564-1570, Jun. 2017.
- [4] A. Chavan and E. MacDonald, "Ultra low voltage level shifters to interface sub and super threshold reconfigurable logic cells," in *Proc. IEEE Aerosp. Conf.*, 6 pp., Big Sky, MT, USA, 1-8 Mar. 2008.
- [5] D. Zhao, *et al.*, "A voltage level shifter with fast level translation speed," in *Proc. IEEE 5th International Electrical and Energy Conf., CIEEC'22*, pp. 1333-1336, Nangjing, China, 27-29 May 2022.
- [6] L. Qeye, *et al.*, "A novel floating high-voltage level shifter with pre-storage technique," *Sensors*, vol. 22, no. 5, Article ID: 1774, 2022.
- [7] D. Dwivedi, S. Dwivedi, and E. Potlathurthi, "Voltage up level shifter with improved performance and reduced power," in *Proc. 25th IEEE Canadian Conf. on Electrical and Computer Engineering, CCECE'12*, 4 pp., Montreal, QC, Canada, 29 Apr.-2 May 2012.
- [8] R. Lotfi, M. Saberi, S. R. Hosseini, A. R. Ahmadi-Mehr, and R. B. Staszewski, "Energy-efficient wide-range voltage level shifters reaching 4.2 fJ/transition," *IEEE Solid-State Circuits Lett.*, vol. 1, no. 2, pp. 34-37, Feb. 2018.
- [9] S. R. Hosseini, M. Saberi, and R. Lotfi, "A high-speed and power-efficient voltage level shifter for dual-supply applications," *IEEE Trans. Very Large Scale Integrated VLSI Syst.*, vol. 25, no. 3, pp. 1154-1158, Mar. 2017.
- [10] S. Lutkemeier and U. Rieue, "A subthreshold to above-threshold level shifter comprising a Wilson current mirror," *IEEE Trans. Circuits Syst. II Exp. Briefs*, vol. 57, no. 9, pp. 721-724, Sept. 2010.
- [11] M. Liu, *et al.*, "Fast and wide range voltage conversion in multisupply voltage designs," *IEEE Trans. on VLSI Systems*, vol. 23, no. 2, pp. 388-391, Feb. 2015.
- [12] Y. Osaki, T. Hirose, N. Kuroki, and M. Numa, "A low-power level shifter with logic error correction for extremely low-voltage digital CMOS LSIs," *IEEE J. Solid-State Circuits*, vol. 47, no. 7, pp. 1776-1783, Jul. 2012.
- [13] S. Luo, *et al.*, "A wide-range level shifter using a modified Wilson current mirror hybrid buffer," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 61, no. 6, pp. 1656-1665, May 2014.
- [14] N. Rezaei and M. Mirhassani, "An efficient high speed and low power voltage-level shifter," *International J. Electron. Commun.*, vol. 138, Article ID: 153857, Aug 2021.
- [15] B. Razavi, *Design of Analog CMOS Integrated Circuits*, 2nd Ed., New York, NY, USA: McGraw-Hill, 2015.
- [16] V. Misra, *et al.*, "Field effect transistors," W. K. Chen, Ed. *The Electrical Engineering Handbook*, San Diego, CA: Elsevier, Ch. 3, pp. 109-126, 2005.

**رضا درویش خلیل آبادی** در سال ۱۳۹۱ و سال ۱۴۰۰ مدرک کارشناسی و کارشناسی ارشد خود را از دانشگاه سجاد دریافت نمود. نامبرده هم‌اکنون کارشناس شهرداری م می‌باشد. زمینه‌های علمی مورد علاقه ایشان تحلیل و طراحی مدارهای مجتمع دیجیتال و ریزپردازنده‌های پیشرفته می‌باشد.

**امیر باوفای طوسی** با هدف شکستن مرز دانش‌های عملی و تجربی در مهندسی کامپیوتر به منظور حل مشکلات صنعتی کشور و پرورش دانشجویان با مهارت از سال ۱۳۷۹ همکاری خود را با دانشکده کامپیوتر دانشگاه سجاد آغاز نمود. وی از سال ۱۴۰۱ مدیر گروه دانشکده کامپیوتر دانشگاه سجاد و فارغ‌التحصیل دکتری مهندسی کامپیوتر از دانشگاه صنعتی امیرکبیر در سال ۱۳۹۹ می‌باشد. نامبرده با تدریس دروس آزمون المپیاد کامپیوتر همچون معماری کامپیوتر، مدارهای منطقی و سیستم‌عامل با همکاری سایر اساتید سجاد دانشجویانی پرورش داده است که هر سال در آزمون نهایی المپیاد دانشجویی رتبه‌های تک رقمی و کمتر از ۵۰ کشور را کسب می‌کنند. وی دارای US Patent و مقام دوم پژوهش‌های توسعه‌ای در بیست‌مین جشنواره بین‌المللی خوارزمی را دارد. ایشان با عقد قرارداد صنعتی در سال ۱۳۹۰ آزمایشگاه پژوهشی ESRL را تأسیس نمود. زمینه‌های تحقیقاتی ایشان عبارتند از: سیستم‌های توزیع‌شده و محاسبات ابری، پردازش‌های سریع و برنامه‌نویسی موازی، اینترنت اشیا، سیستم‌های هوشمند، هوش مصنوعی، SDN، FPGA و سنتز دیجیتال.

با ۰/۴ ولت و  $V_{DDH}$  معادل ۱/۸ ولت انجام شده است. مهم‌ترین پارامتر در مقایسه مبدل‌های ولتاژ پارامتر تأخیر است. در خصوص نتایج گزارش شده در خصوص این پارامتر، این نکته لازم به ذکر است که با توجه به غالب بودن مقدار تأخیر در لبه پایین‌رونده بر لبه بالا‌رونده، صرفاً نتایج مربوط به تأخیر در لبه پایین‌رونده گزارش گردیده است. با توجه به نتایج ارائه‌شده به لحاظ تأخیر، مدار LSBB با توجه به مقادیر شبیه‌سازی‌شده با تأخیر ۲۱/۹ نانوثانیه نسبت به سایر مراجع نتیجه بهتری دارد. پس از آن، [۱۴] با تأخیر ۲۲/۸ نانوثانیه و [۱۲] با تأخیر ۴۶ نانوثانیه جزء طراحی‌های مناسب به لحاظ تأخیر هستند. پارامتر مهم دیگری که در این مقایسه بررسی شده، حاصل‌ضرب توان-تأخیر است. LSBB با حاصل‌ضرب توان-تأخیر ۲۸۲۵ نانوات در نانوثانیه، بهترین عملکرد را در مقایسه با سایر مراجع دارد. پس از LSBB، [۱۲] با ۹۲۹۲ نانوات در نانوثانیه در رتبه بعدی است. با بررسی نتایج شبیه‌سازی در خصوص توان مصرفی مشاهده می‌گردد که [۹] با توان مصرفی ۸۷/۷۶ نانوات در رتبه اول و پس از آن، مدار LSBB با ۱۲۹ نانوات در جایگاه دوم قرار دارد (توجه شود که تعداد ترانزیستورهای استفاده‌شده در [۹] بیش از ترانزیستورهای LSBB است). پارامتر بعدی که در این مقایسه مورد بررسی قرار گرفته، نسبت حضور پالس می‌باشد که در این خصوص مدار LSBB پس از [۱۴] (نسبت حضور پالس ۵۰/۴۴٪) با نسبت ۵۱/۶٪ در رده دوم قرار گرفته است. LSBB با مقدار مصرف انرژی ۱۲۷ فمتوفاراد در هر تراکنش، بهترین عملکرد را پس از [۹] با میزان مصرف انرژی ۸۴/۳۲ فمتوفاراد در هر تراکنش دارد. در مدار LSBB و [۱۴] از ۱۴ عدد ترانزیستور استفاده شده که بعد از [۸] و [۱۰] از سایر پژوهش‌ها بهتر است. با توجه به نتایج گزارش‌شده در پژوهش‌های گذشته، [۱۴] کمترین مساحت اشغالی و پس از آن LSBB، [۹] و [۸] کمترین سطح اشغال را دارند.

در بررسی پژوهش‌های گذشته و با توجه به آنکه مهم‌ترین پارامترها در مقایسه مبدل‌های ولتاژ سه پارامتر حاصل‌ضرب توان-تأخیر، تأخیر و توان مصرفی است می‌توان نتیجه گرفت که LSBB بهترین عملکرد را دارد؛ به‌گونه‌ای که با معیارهای تأخیر و حاصل‌ضرب توان-تأخیر در رتبه اول و با معیار مصرف توان مصرفی در جایگاه دوم در بین سایر طراحی‌ها قرار گرفته است.

## ۵- نتیجه‌گیری

در این تحقیق، یک مدار مبدل ولتاژ با کارایی بالا با نام LSBB ارائه شد. این مدار با اعمال تغییراتی در طبقه اول مدار که نقش اصلی در سرعت مدار را ایفا می‌کند، باعث افزایش سرعت مدار می‌گردد. علاوه بر این، استفاده از مدار اریب‌ساز بدنه منجر به وابسته‌کردن پایه بدنه ترانزیستورهای طبقات ورودی به ولتاژ  $V_{DDL}$  و در نتیجه کاهش ولتاژ آستانه و تأخیر می‌گردد. از سویی دیگر، استفاده از آرایش‌های اتصال دیودی و انتخاب اندازه مناسب در این مدار، منجر به کاهش نزاع و توان مصرفی شده است. این مدار با آرایش ساده ترانزیستوری جزء یکی از مدارهای با هزینه کم و کارایی بالا مابین انواع مبدل‌های سطح ولتاژ می‌باشد. LSBB در مقایسه با سایر طراحی‌هایی که به لحاظ تعداد ترانزیستور، دارای تعداد بیشتر یا مساوی هستند با بهبود پارامترهای تأخیر، PDP و توان مصرفی نسبت به آنها برتری دارد.

## مراجع

- [1] M. Jhamb and R. Mohan, "Ultra low power design of multi-valued logic circuit for binary interfaces," *J. of King Saud University*