

تقویت‌کننده کسکود تا شده با بازیابی مجدد به کمک خازن‌های راه‌انداز مسیر مستقیم

محمد رشتیان و علی خامسی نایینی

است. تغییر منابع جریان ثابت در تقویت‌کننده کسکود تا شده معمولی به منابع جریان پویا روشی برای افزایش نرخ چرخش و بهره ولتاژ مدار است که این روش کسکود تا شده بازیافته نامیده می‌شود [۶]. علاوه بر این، تغییرات دیگری در تقویت‌کننده کسکود تا شده اعمال گردیده که در [۸] ارائه شده و این تغییرات منجر به افزایش نرخ چرخش و بهره ولتاژ نسبت به تقویت‌کننده کسکود تا شده بازیافته گردیده است. همچنین مداراتی بر مبنای کنترل ولتاژ بدنه ترانزیستورهای ماسفت پیشنهاد شده که به افزایش سوئیچینگ در ورودی و خروجی تأکید دارند [۲]، [۷] و [۸]. استفاده از منبع جریان دنباله‌ای تطبیقی وابسته به ولتاژ ورودی در طبقه اول نیز یکی از راهکارهای گزارش شده در سال‌های اخیر است. در این روش منبع جریان دنباله‌ای طبقه اول ثابت نبوده و با افزایش ولتاژ ورودی تفاضلی افزایش می‌یابد و در نتیجه نرخ چرخش به طور قابل ملاحظه‌ای زیاد می‌شود. البته در این روش ولتاژ مد مشترک ورودی محدود می‌گردد [۹]. استفاده از فیدبک مثبت نیز یکی از روش‌های افزایش بهره در این تقویت‌کننده است که معمولاً به افزایش نرخ چرخش می‌انجامد ولی معمولاً مشکلاتی در پایداری تقویت‌کننده نیز به همراه دارد [۵] و [۱۰]. همچنین روش‌های دیگری مبتنی بر افزایش امپدانس خروجی توسط تقویت‌کننده‌های کمکی ارائه شده‌اند که تنها به افزایش بهره منجر می‌شوند و تأثیری بر نرخ چرخش ندارند [۱۱].

در این مقاله، منابع جریان طبقه خروجی یک تقویت‌کننده کسکود تا شده تمام‌تفاضلی بازیافته که هنوز جریان ثابت دارند مورد توجه قرار گرفته‌اند و با استفاده از اتصالات خازنی، مسیر جدیدی بین ورودی و خروجی تقویت‌کننده ایجاد شده است. این مسیرهای جدید، منابع جریان خروجی را از منبع جریان ثابت به منبع جریان پویا تغییر می‌دهند و در نتیجه نرخ چرخش و بهره ولتاژ تقویت‌کننده افزایش خواهد یافت. در بخش دوم تقویت‌کننده کسکود تا شده بازیافته مورد بررسی قرار می‌گیرد. سپس در بخش سوم به ایده اصلی مقاله پرداخته شده و در بخش چهارم نتایج شبیه‌سازی ارائه می‌گردد.

۲- تقویت‌کننده کسکود تا شده بازیافته

شکل‌های ۱ و ۲ به ترتیب تقویت‌کننده‌های کسکود تا شده متعارف تمام‌تفاضلی^۲ (FC) و کسکود تا شده بازیافته^۳ (RFC) را نشان می‌دهند. چنانچه در شکل ۱ نشان داده شده است، ترانزیستورهای M^3 و M^4 تنها نقش یک منابع جریان ساده را دارند [۶]. جهت افزایش بازدهی می‌توان از ترانزیستورهای M^3 و M^4 نیز به عنوان راه‌انداز

چکیده: در این مقاله یک تقویت‌کننده کسکود تا شده با بازیابی مجدد بر مبنای تقویت‌کننده کسکود تا شده بازیافته متداول ارائه شده است. عملکرد تقویت‌کننده پیشنهادی نسبت به تقویت‌کننده کسکود تا شده بازیافته مرسوم به طور قابل توجهی بهبود یافته است. در تقویت‌کننده پیشنهادی، منابع جریان طبقه خروجی تقویت‌کننده کسکود تا شده بازیافته که دارای مقدار ثابتی هستند مورد توجه قرار گرفته‌اند و با ایجاد مسیری بین ورودی و خروجی به کمک اتصالات خازنی به منابع جریان پویا تبدیل شده‌اند. بهره ولتاژ، پهنای باند، فرکانس بهره واحد و نرخ چرخش در توان برابر در مقایسه با تقویت‌کننده پیشین بهبود قابل توجهی یافته است. نتایج شبیه‌سازی با استفاده از شبیه‌ساز HSPICE و با فناوری فایل‌های CMOS 180 nm نشان می‌دهد که بهره ولتاژ ۶ دسی‌بل، نرخ چرخش ۳۵٪ و پهنای باند تقریباً ۳۰٪ نسبت به تقویت‌کننده کسکود تا شده بازیافته، افزایش و علاوه بر آن نویز معادل در ورودی نیز در حدود ۳۶٪ کاهش یافته است. نرخ چرخش، توان مصرفی و بهره ولتاژ تقویت‌کننده بهبود یافته به ترتیب برابر ۹۳/۵ ولت بر میکروثانیه، ۱/۰۲ میلی‌وات و ۶۸/۳ دسی‌بل می‌باشد.

کلیدواژه: تقویت‌کننده کسکود تا شده بازیافته، تقویت‌کننده کسکود تا شده بازیافته بهبود یافته، فرکانس بهره واحد، نرخ چرخش، نویز معادل در ورودی.

۱- مقدمه

تقویت‌کننده‌های هدایت انتقالی عملیاتی (OTA) یکی از بلوک‌های اصلی و اساسی در مدارهای آنالوگ و مجتمع هستند. تقویت‌کننده کسکود تا شده، یکی از معماری‌های رایج تقویت‌کننده‌های هدایت انتقالی عملیاتی (OTA) است که به دلیل عملکرد مناسب فرکانسی در حالت حلقه بسته، یکی از گزینه‌های مناسب برای مدارهای با ولتاژ تغذیه و توان پایین محسوب می‌شود. علاوه بر این به دلیل پهنای باند زیاد و حاشیه فاز مناسب در مدارات نمونه بردار و مبدل‌های داده نیز استفاده می‌شود [۱] تا [۴].

علی‌رغم مزایای فوق، تقویت‌کننده کسکود تا شده با محدودیت‌های بهره و نرخ چرخش^۱ مواجه است. این محدودیت‌ها در فناوری‌های جدیدتر به دلیل کانال کوتاه ترانزیستورهای ماسفت تحت تأثیر قرار می‌گیرند و در نتیجه شدت می‌یابند [۵]. در دهه‌های اخیر، توپولوژی‌های مختلفی با هدف بهبود عملکرد تقویت‌کننده کسکود تا شده معرفی گردیده


این مقاله در تاریخ ۲۹ فروردین ماه ۱۴۰۰ دریافت و در تاریخ ۱۱ آذر ماه ۱۴۰۰ بازنگری شد.

محمد رشتیان (نویسنده مسئول)، مرکز آموزش عالی هوانوردی و فرودگاهی کشور، تهران، ایران، (email: rashtian@catc.ac.ir).

علی خامسی نایینی، مرکز آموزش عالی هوانوردی و فرودگاهی کشور، تهران، ایران، (email: ali.khamesi@ms.catc.ac.ir).

2. Folded Cascode
3. Recycling Folded Cascode

1. Slew Rate



شکل ۳: تقویت کننده پیشنهادی IRFC

منبع جریان دنباله‌ای^۲ از ترانزیستور $M2b$ عبور می‌کند و K برابر آن از طریق ترانزیستور $M3a$ به ترانزیستور $M5$ تزریق می‌شود. با توجه به توضیحات فوق می‌توان نشان داد که نرخ چرخش در حالت تفاضلی از رابطه زیر به دست می‌آید

$$SR_{diff}^+ = SR_{diff}^- = \frac{\gamma k I_b}{C_L} \quad (۳)$$

توان مصرفی تقویت کننده RFC به ترتیب از (۴) محاسبه می‌گردد


$$P_{diss} = (\gamma(K_{RFC} - 1) \frac{I_b}{\gamma} + \gamma I_b) \times V_{dd} \quad (۴)$$

می‌توان نشان داد هرچند افزایش K_{RFC} به افزایش نرخ چرخش و بهره منجر می‌شود ولی با کاهش حاشیه فاز همراه است و لذا در افزایش K_{RFC} محدودیت وجود دارد.


۳- بررسی تقویت کننده بهبود یافته پیشنهادی (IRFC)

مقایسه تقویت کننده‌های FC و RFC نشان می‌دهد ترانزیستورهای $M3$ و $M4$ در تقویت کننده FC که تنها یک منبع جریان ساده هستند، در تقویت کننده RFC با منابع جریان آینه‌ای جایگزین شده‌اند. آینه جریان‌های جایگزین شده، رفتار پویای مدار را بهبود می‌بخشد و موجب افزایش نرخ چرخش و بهره ولتاژ می‌شوند.

همان طور که در شکل ۲ دیده می‌شود ترانزیستورهای $M9$ و $M10$ همچنان یک منبع جریان ساده هستند. در این مقاله توجه اصلی ما بر به کارگیری این ترانزیستورها در بهبود رفتار پویای مدار است. از طرفی باید در نظر داشت که ترانزیستورهای فوق، افزاره نهایی شبکه مد مشترک هستند و ولتاژ مد مشترک خروجی از طریق تنظیم ولتاژ گیت این ترانزیستورها در سطح مطلوب قرار می‌گیرد. لذا مدار پیشنهادی جایگزین این ترانزیستورها می‌بایست علاوه بر بهبود رفتار پویای سیستم، قادر به کنترل ولتاژ مد مشترک خروجی نیز باشد. مدار تقویت کننده بهبود یافته $IRFC$ ^۳ پیشنهادی در شکل ۳ آمده است. چنانچه در این شکل دیده



شکل ۱: تقویت کننده کسکود تا شده متعارف FC



شکل ۲: تقویت کننده کسکود تا شده بازیافته (RFC)

اضافی استفاده کرد که ایده اصلی تقویت کننده RFC بر همین مبنا استوار است.

با فرض این که هر یک از ترانزیستورهای $M1$ و $M2$ در شکل ۱ با دو ترانزیستور مشابه در شکل ۲ جایگزین شده باشند به طوری که $W_{M1a} = W_{M1b} = 0.5W_{M1}$ است، می‌توان نشان داد که بهره تفاضلی تقویت کننده‌های FC و RFC از روابط زیر به دست می‌آید

$$A_{FC} = g_{m1} R_{o1} \quad (۱)$$

$$R_{o1} \approx g_{m\lambda} r_{o\lambda} r_{o1} \parallel g_{m\phi} r_{o\phi} (r_{o\sigma} \parallel r_{o\gamma})$$

$$A_{RFC} = G_{mRFC} R_{o\sigma}$$

$$G_{mRFC} = (K_{RFC} + 1) g_{m\alpha}$$

$$g_{m\alpha} = \frac{1}{\gamma} g_m \quad (۲)$$

$$R_{o\sigma} \approx g_{m\lambda} r_{o\lambda} r_{o\sigma} \parallel g_{m\phi} r_{o\phi} (r_{o\sigma} \parallel r_{o\alpha})$$

واضح است اعمال سیگنال بزرگ به ورودی مثبت تقویت کننده RFC ترانزیستورهای $M1a$ و $M1b$ را خاموش می‌کند. با خاموش شدن ترانزیستور $M1b$ ، آینه جریان $M4a : M4b$ نیز خاموش می‌شود و لذا ترانزیستور $M2a$ وارد ناحیه تریودی عمیق^۱ می‌شود که می‌توان جریانش را در این حالت تقریباً صفر در نظر گرفت. بنابراین کل جریان

2. Tail Current Source

3. Improved Recycling Folded Cascode

1. Deep Triode Region

۱-۳ بررسی نرخ چرخش در تقویت کننده پیشنهادی

همان طور که در شکل ۳ ملاحظه می شود، با اعمال سیگنال ورودی تفاضلی بزرگ مثبت به مدار و با توجه به توضیحات بخش قبل، ترانزیستورهای $M1a$ ، $M1b$ و $M1c$ خاموش و ترانزیستور $M2a$ هم وارد ناحیه تریودی عمیق می شود. در این شرایط جریان Ib تقریباً تماماً مابین ترانزیستورهای $M2b$ و $M2c$ تقسیم می گردد. بنابراین جریان ترانزیستور $M2b$ و $M2c$ به ترتیب برابر با $\frac{2\alpha Ib}{(\alpha + \beta)}$ و $\frac{2\alpha K_{IRFC} Ib}{(\alpha + \beta)}$ خواهد شد. در نتیجه، جریان ترانزیستور $M5$ برابر با $\frac{2\alpha K_{IRFC} Ib}{(\alpha + \beta)}$ و ترانزیستور $M6$ هم خاموش می گردد. از طرفی با خاموش شدن $M1c$ ، ولتاژ درین ترانزیستور $M1d$ کاهش می یابد و این کاهش ولتاژ از طریق خازن $C2$ به گیت ترانزیستور $M10a$ منتقل می شود. پس از اعمال سیگنال بزرگ مثبت به تقویت کننده، ترانزیستور $M1d$ خاموش می شود و بنابراین تغییرات ولتاژ در گیت این ترانزیستور تقریباً برابر با ولتاژ اور درایو آن است. اگر فرض کنیم که خازن $C2$ به اندازه کافی بزرگ است، همین تغییرات ولتاژ در گیت $M10a$ نیز ظاهر خواهد شد. می توان تغییرات جریان ترانزیستور $M10a$ را از روابط زیر محاسبه نمود

$$\Delta V_{G_{10a}} \approx \Delta V_{G_{1d}} - \sqrt{\frac{2k''I_b}{\mu_p Cox(\frac{W}{L})_{1d}}} = \sqrt{\frac{2(BI_b)}{\mu_n Cox(\frac{W}{L})_{1d}}} \quad (7)$$

در روابط فوق فرض شده است که جریان ترانزیستور $M10a$ قبل و بعد از اعمال سیگنال بزرگ به ترتیب برابر با $0.9 Ib$ و $K''Ib$ خواهد بود. از طرفی در این حالت ولتاژ گیت و درین ترانزیستور $M2d$ افزایش خواهند یافت و این افزایش ولتاژ از طریق خازن $C1$ به گیت ترانزیستور $M9a$ منتقل می گردد. در اینجا فرض شده است که این افزایش ولتاژ، جریان ترانزیستور $M9a$ را تقریباً به صفر نزدیک می کند و بنابراین مقدار نرخ چرخش در حالت تمام تفاضلی از (۸) به دست می آید. در این رابطه فرض شده که ترانزیستورهای $M9b$ و $M10b$ تغییر جریان تفاضلی ندارند

$$SR_{Diff} \approx (K'' + 2K_{IRFC} \times \frac{\alpha}{\alpha + \beta}) \times \frac{I_b}{C_L} \quad (8)$$

۲-۳ بررسی بهره تقویت کننده پیشنهادی


نیم مدار معادل AC تقویت کننده پیشنهادی ($IRFC$) در شکل ۴ آمده و در این شکل فرض گردیده که خازن $C1$ بسیار بزرگ تر از خازن های پارازیتی مدار است. همچنین مقاومت معادل ترانزیستورهای گیت شناور $M13$ و $M14$ آن قدر بزرگ می باشد که کاملاً قابل صرف نظر کردن است. هدایت انتقالی تقویت کننده تمام تفاضلی از (۹) به دست می آید

$$G_{m_{IRFC}} = (K_{IRFC} + 1)g_{m_a} + \xi g_{m_{1a}} \times \frac{g_{m_c}}{g_{m_d}} = (K_{IRFC} + 1)\alpha g_{m_1} + \xi \beta g_{m_1} \frac{g_{m_a}}{g_{m_d}} \quad (9)$$

$$\xi = \frac{C_{bat}}{C_{bat} + C_{b_{par}}}$$

$$C_1 = C_2 = C_{bat}$$

$$2. V_{OV} = V_{GS} - V_{TH}$$



شکل ۴: مدار معادل سیگنال کوچک تقویت کننده $IRFC$.

می شود، هر یک از ترانزیستورهای $M9$ و $M10$ به دو ترانزیستور دیگر تقسیم شده اند. ترانزیستورهای $M9b$ و $M10b$ نسبت به ترانزیستورهای $M9a$ و $M10a$ کوچک ترند و $W_{9a}/W_{9b} = 10$ انتخاب شده است. گیت ترانزیستورهای $M9b$ و $M10b$ مستقیماً به خروجی شبکه فیدبک مد مشترک (CMFB) متصل هستند ولی ترانزیستورهای $M9a$ و $M10a$ از طریق دو ترانزیستور گیت شناور $M13$ و $M14$ با مقاومت معادل بسیار بزرگ به خروجی CMFB متصل شده اند [۱۲]. در واقع ولتاژ DC گیت ترانزیستورهای $M9a$ و $M10a$ همانند ترانزیستورهای $M9b$ و $M10b$ است. آرایش فوق این امکان را می دهد تا سطح ولتاژ گیت ترانزیستورهای $M9a$ و $M10a$ از طریق درایو مناسب خازن های $C1$ و $C2$ در جهت بهبود رفتار پویای مدار تغییر یابد. مقدار خازن های فوق به گونه ای انتخاب شده که نسبت به خازن های پارازیتی مدار بزرگ تر باشند، لذا در عمل این خازن ها در مدار مشابه باطری عمل می کنند.


ترانزیستورهای $M2c$ و $M2b$ به منظور اعمال سیگنال مناسب به گیت ترانزیستورهای $M9a$ و $M10a$ از طریق خازن های $C1$ و $C2$ به طبقه ورودی اضافه شده اند. همان طور که در شکل ۳ دیده می شود، عرض ترانزیستورهای $M1a$ و $M1b$ در طبقه ورودی، α برابر ترانزیستور $M1c$ و عرض ترانزیستور $M1c$ برابر آن فرض شده است. در واقع ترانزیستور $M1$ در شکل ۱ به سه ترانزیستور $M1a$ ، $M1b$ و $M1c$ شکسته شده است و بنابراین جریان DC هر یک از ترانزیستورهای $M1a$ ، $M1b$ و $M1c$ به ترتیب برابر با αIb ، αIb و βIb می شود. توان مصرفی کل مدار از (۵) به دست می آید. واضح است که مقدار $\alpha + \beta$ باید برابر با یک باشد

$$P_{diss} = (2I_b + 2\alpha(K_{IRFC} - 1)I_b) \times V_{dd} \quad (5)$$


برای مقایسه دو تقویت کننده $IRFC$ و FC در توان برابر می بایست داشته باشیم

$$2I_b + 2\alpha(K_{IRFC} - 1)I_b = 4I_b \quad (6)$$

در این مقاله مقدار α و β برابر با $1/3$ و K_{RFC} و K_{IRFC} نیز برابر با ۴ در نظر گرفته شده اند. با توجه به (۳) و به جهت آن که توان مصرفی سه تقویت کننده فوق با مقادیر ذکر شده یکسان باشند، لازم است که مقدار منبع جریان دنباله ای تقویت کننده RFC ، 0.8 مقدار مشابه آن ($2Ib$) در تقویت کننده FC و تقویت کننده $IRFC$ (یعنی برابر با $1/6 Ib$) باشد.



شکل ۶: پاسخ فرکانسی تقویت کننده های IRFC و RFC، FC



شکل ۵: پاسخ فرکانسی تقویت کننده IRFC در دو حالت وجود و عدم وجود خازن های C1 و C2.

جدول ۲: مقایسه مشخصات تقویت کننده های IRFC و RFC، FC

FC	RFC	IRFC	پارامترها (واحدها)
۱٫۸	۱٫۸	۱٫۸	ولتاژ تغذیه (V)
۲۴۰	۱۹۲	۲۴۰	۲ Ib [μA]
۱۰۵۲	۱۰۱۱	۱۰۲۳	توان مصرفی (با در نظر گرفتن مدار بایاس) [μW]
۵۲٫۶	۶۲٫۳	۶۸٫۳	بهره ولتاژ (dB)
۳۶٫۶	۶۱	۷۸٫۹	فرکانس بهره واحد [MHz]
۸۹	۷۹٫۸	۶۷٫۸	حاشیه فاز [deg]
۱۰	۱۰	۱۰	خازن بار [pF]
-	-	۱	خازن های C1 و C2 [pF]
۱۹٫۹	۶۹	۹۳٫۵	میانگین نرخ چرخش [V/μs]
۱۵۰	۵۸	۳۳	زمان نشست ۱٪ (ns)
۵۵٫۲	۳۸٫۹	۲۶٫۳	نویز معادل ورودی در فرکانس ۱ مگاهرتز [nV/√Hz]
۱۵۰	۱۱۶٫۲	۷۰٫۹	نویز معادل ورودی در فرکانس ۱۰۰ کیلوهرتز [nV/√Hz]
۴۱۰	۳۱۸٫۳	۱۹۳	نویز معادل ورودی در فرکانس ۱۰ کیلوهرتز [nV/√Hz]

از ۵۸ dB به ۶۸ dB افزایش پیدا می کند که حاکی از فعال شدن عملکرد پویای ترانزیستورهای M9a و M10a می باشد. چنانچه دیده می شود فرکانس قطع پایین مدار ناشی از عملکرد خازن های C1 و C2 و مقاومت بسیار بالای ترانزیستورهای گیت شناور M13 و M14 در حدود ۰٫۴ هرتز می باشد که ناچیز است. در شکل ۶ منحنی پاسخ فرکانسی هر سه تقویت کننده دیده می شود. جدول ۲ خلاصه ای از نتایج شبیه سازی سه تقویت کننده را نشان می دهد و آنها را مقایسه می کند. همان طور که ملاحظه می شود بهره سه تقویت کننده FC، RFC و IRFC به ترتیب برابر با ۵۲٫۶ dB، ۶۲٫۳ dB و ۶۸٫۳ dB می باشد. تقویت کننده پیشنهادی، افزایش بهره معادل ۶ dB نسبت به تقویت کننده RFC و ۱۵٫۷ dB نسبت به تقویت کننده کسکود تاشده FC را نشان می دهد. فرکانس بهره واحد مدار پیشنهادی نیز افزایش قابل توجهی داشته است. چنانچه در جدول ۲ دیده می شود فرکانس بهره واحد در سه تقویت کننده FC، RFC و IRFC به ترتیب برابر با ۳۶٫۶، ۶۱ و ۷۹٫۸ مگاهرتز می باشد. افزایش بهره واحد در تقویت کننده پیشنهادی اندکی بر حاشیه فاز تأثیر گذاشته است به گونه ای که مقدار حاشیه فاز در سه تقویت کننده FC، RFC و IRFC به ترتیب برابر با ۸۹، ۷۹٫۸ و ۶۷٫۸


جدول ۱: ابعاد ترانزیستورها (میکرومتر).

نام ترانزیستور	FC	RFC	IRFC
M1/M2	۱۲۸/۰٫۳۶	-	-
M3a/M3b/M3c/M3d	-	۶۴/۰٫۳۶	۴۲/۰٫۳۶
M4/M5	-	-	۴۲/۰٫۳۶
M6/M7	-	-	۱۵/۰٫۵
M8/M9	۳۲/۰٫۵	-	-
M10a/M10b	-	۳۲/۰٫۵	۳۲/۰٫۵
M11/M12	-	۸/۰٫۵	۸/۰٫۵
M13/M14	۱۶/۰٫۱۸	۱۶/۰٫۱۸	۱۶/۰٫۱۸
M15/M16	۶۴/۰٫۱۸	۶۴/۰٫۱۸	۶۴/۰٫۱۸
M17/M18	۶۴/۰٫۵	۶۴/۰٫۵	-
M19/M20	-	-	۶۴/۰٫۵
M21/M22	-	-	۶۴/۰٫۵
M23/M24	-	۸/۰٫۵	۸/۰٫۵
M25/M26	-	-	۰٫۵/۰٫۵


در رابطه فوق ξ بیانگر نسبت بهره ولتاژ سیگنال کوچک گیت ترانزیستور M9a به درین ترانزیستور M1d می باشد که با توجه به بزرگ بودن مقدار خازن C1، C2 بسیار نزدیک به یک است. مقاومت خروجی دو تقویت کننده RFC و تقویت کننده IRFC تفاوت چندانی ندارند و بنابراین انتظار می رود که بهره ولتاژ در قیاس با تقویت کننده RFC افزایش یابد.

۴- نتایج شبیه سازی


در این بخش نتایج شبیه سازی هر سه تقویت کننده FC، RFC و IRFC ارائه و مقایسه گردیده است. شبیه سازی با فناوری CMOS ۱۸۰ nm استاندارد توسط نرم افزار Hspice انجام شده و ولتاژ تغذیه در همه مدارها ۱٫۸ ولت است. همچنین خازن بار در همه مدارها مقدار ۱۰ پیکوفاراد انتخاب گردیده است. چنانچه در پاراگراف قبلی توضیح داده شد، برای قیاس بهتر، پارامترهای مدارها به گونه ای تنظیم گردیده است که هر سه تقویت کننده، توان مصرفی تقریباً یکسانی داشته باشند. ابعاد ترانزیستورهای هر سه تقویت کننده در جدول ۱ نشان داده شده است. در شکل ۵ پاسخ فرکانسی تقویت کننده IRFC در دو حالت وجود و عدم وجود خازن های C1 و C2 نشان داده شده است. همان طور که مشاهده می شود، پس از اضافه شدن این خازن ها به مدار، بهره تقویت کننده



شکل ۹: پاسخ گذرای خروجی تفاضلی تقویت کننده‌ها به ورودی مربعی سیگنال کوچک با دامنه ۵۰ و ۱۰۰ میلی‌ولت پیک.



شکل ۷: پیکربندی فیدبک واحد برای پاسخ حالت گذرا.



شکل ۸: پاسخ گذرای خروجی تفاضلی تقویت کننده‌های IRFC و RFC و FC به ورودی مربعی با دامنه ۲٫۴ ولت پیک تا پیک.

حوالی ۴۶۰ میکروآمپر افزایش می‌یابد که در واقع به افزایش نرخ چرخش صعودی خروجی تک انتهایی V_{o+} منجر می‌شود. همچنین جریان $M9a$ نیز از حدود ۱۲۰ میکروآمپر به حوالی صفر می‌رسد که به نزول سریع تر V_{o-} کمک می‌کند و در نهایت هر دو اثر به بهبود نرخ چرخش خروجی تفاضلی می‌انجامد. مشابه همین روال برای زمان نزول در ولتاژ تفاضلی خروجی رخ می‌دهد و نرخ چرخش پایین‌رونده را افزایش می‌دهد. چنانچه در جدول ۲ نشان داده‌ایم، نرخ چرخش سه تقویت کننده FC ، RFC و $IRFC$ به ترتیب برابر با $۱۹۹ \text{ V}/\mu\text{s}$ ، $۶۹ \text{ V}/\mu\text{s}$ و $۹۳/۵ \text{ V}/\mu\text{s}$ است که بیانگر بهبود ۳۵ درصدی طرح پیشنهادی نسبت به تقویت کننده کسکود تا شده بازیافته (RFC) می‌باشد. لازم به ذکر است که خازن بار واقعی در شبیه‌سازی فوق کمی بیشتر از CL است که نتیجه اثر بارگذاری خازن‌های $C3$ در شکل ۷ است. در واقع مقدار واقعی خازن بار، به استثنای خازن‌های پارازیتی تقریباً برابر با $CL + 1/2 C3$ و برابر با $۱۱/۱$ پیکوفاراد است. در جدول ۳ مقایسه‌ای از عملکرد تقویت کننده پیشنهادی با سایر کارهای مشابه ارائه گردیده و دو معیار شایستگی تعریف شده است. در حالت سیگنال بزرگ، $FOM_{LS} = (SR \cdot CL) / PD$ که PD توان استاتیک مصرفی کل و CL خازن بار است و در حالت سیگنال کوچک، $FOM_{SS} = (GBW \cdot CL) / PD$ می‌باشد.

برای اطمینان از عملکرد مدار، شبیه‌سازی در گوشه‌های مختلف پردازش شده که نتایج در جدول ۴ گرد آمده است. چنانچه دیده می‌شود اختلاف چندانی در نتایج گوشه‌های مختلف دیده نمی‌شود و برای مثال کمترین و بیشترین حاشیه فاز تقویت کننده پیشنهادی به ترتیب برابر با $۶۴/۸$ و $۶۷/۸$ درجه است.


در انتها مدار بایاس به انضمام ابعاد ترانزیستورها در شکل ۱۱ دیده می‌شود. ترانزیستور $MB1$ در ناحیه تریود عمیق قرار دارد و ابعاد آن به گونه‌ای تنظیم گردیده که جریان درین ترانزیستور $MB1$ در حدود ۲۴ میکروآمپر تنظیم شده است. چنانچه دیده می‌شود نسبت عرض به طول ترانزیستورهای $MB5$ و $MB10$ بسیار بزرگ است و لذا می‌توان فرض کرد که ولتاژ گیت-سورس این ترانزیستورها تقریباً معادل ولتاژ آستانه است [۱۷]. با توجه به ابعاد ارائه شده در این شکل و تناظر آن با ابعاد تقویت کننده پیشنهادی، ولتاژ راه‌انداز ترانزیستورهای این مدار و ترانزیستورهای متناظرشان در مدار اصلی تقریباً برابر است و بنابراین می‌توان گفت

درجه می‌باشد. افزایش بهره تقویت کننده پیشنهادی همچنین منجر به کاهش نویز معادل ورودی در مدار پیشنهادی می‌گردد و چنانچه در جدول ۲ نشان داده شده است، مقدار نویز معادل در ورودی تقویت کننده‌های FC ، RFC و $IRFC$ به ترتیب در فرکانس یک مگاهرتز به ترتیب برابر با $۵۵/۲$ ، $۳۸/۹$ و $۲۴/۹$ نانولت بر رادیكال هرتز است که بیانگر بهبود شاخص نویز^۱ تقویت کننده پیشنهادی می‌باشد. با توجه به این که نویز معادل در ورودی از تقسیم نویز خروجی بر گین ولتاژ محاسبه می‌شود، این بهبود به دلیل بالا رفتن بهره تقویت کننده پیشنهادی در قیاس با دو تقویت کننده دیگر حاصل شده است [۱۳] و [۱۴].


به منظور شبیه‌سازی پاسخ گذرا، شماتیک مدار حلقه بسته با بهره واحد تقویت کننده در شکل ۷ نشان داده شده است. ظرفیت خازن‌ها $۲/۲$ پیکوفاراد و مقاومت‌ها ۴۰۰ کیلو اهم در نظر گرفته شده است. با اعمال ورودی بزرگ با شکل موج مربعی به این مدار می‌توان رفتار حالت گذرای در حالت غیر خطی مدار و نرخ چرخش را تخمین زد. پاسخ تفاضلی مدار به یک موج مربعی با فرکانس ۲ مگاهرتز و ولتاژ پیک تا پیک $۲/۴$ ولت در شکل ۸ نشان داده شده است.

لازم به ذکر است هر یک از خروجی‌های تک انتهای (V_{o+} و V_{o-}) سوئیچینگ معادل $۱/۲$ ولت پیک تا پیک دارند که در خروجی تمام تفاضلی معادل $۲/۴$ ولت پیک تا پیک می‌شود. همچنین در شکل ۹ پاسخ همین مدار به ورودی مربعی با دامنه ضعیف برای دو ورودی صد و دویست میلی‌ولت پیک تا پیک نشان داده شده است. چنانچه دیده می‌شود زمان صعود و نزول برای هر دو ورودی برابر و در حدود $۷/۶$ نانوثانیه است. برابری زمان صعود برای هر دو ورودی نشان می‌دهد که در این حالت تقویت کننده هنوز وارد ناحیه غیر خطی نشده است.

عملکرد ترانزیستورهای $M9a$ و $M10a$ در بهبود نرخ چرخش در شکل ۱۰ نشان داده شده است. چنانچه دیده می‌شود در هنگام صعود، ولتاژ تفاضلی خروجی جریان درین $M10a$ از حدود ۱۲۰ میکروآمپر به



شکل ۱۱: مدار بایاس به همراه ابعاد ترانزیستورها. درین M_{B13} به سوس ترانزیستورهای M_{1-3} در شکل ۳ متصل است.



شکل ۱۰: عملکرد ترانزیستورهای M_{9a} و M_{10a} در بهبود نرخ چرخش.

جدول ۳: مقایسه مدار پیشنهادی با مدارات مشابه.

[۶]	[۱۵]	[۱۶]	این اثر	پارامترها (واحدها)
۲۰۰۹	۲۰۱۹	۲۰۱۹	۲۰۲۰	سال ارائه
۱۸۰	۶۵	۱۸۰	۱۸۰	فناوری ساخت (نانومتر)
۱/۸	۱/۲	۱/۸	۱/۸	ولتاژ منبع تغذیه (ولت)
۱/۴۴	۱۲/۶	۰/۸۵	۱/۰۲	توان مصرفی (میلی‌وات)
۵/۶×۱	۲×۲	۵×۱	۱۰×۲	خازن بار (پیکوفاراد)
۵۳/۶	۷۲/۹	۱۰/۵/۵	۶۸/۳	بهره ولتاژ (دسی‌بل)
۱۳۴/۲	۲۴۱۰	۲۳۱/۷	۹۲/۸	پهنای باند در بهره (مگاهرتز)
۷۰/۶	۸۲/۶	۵۳	۶۷/۸	حاشیه فاز (درجه)
۹۴/۱	۱۷۲۵	۱۳/۲۵	۹۳/۵	میانگین نرخ چرخش (میکروثانیه/ولت)
۱۱/۲	۱/۴۱	۹۹	۳۳	زمان نشست به ۱٪ (نانوثانیه)
۴۸/۵	-	۱۹۴/۲	۲۴/۹	نویز بازگشتی به ورودی در فرکانس ۱ MHz (nV/√Hz)
۵۲۱	۳۸۲	۱۲۱۴	۹۱۰	FOM_{SS} [MHz.pF/mW]
۳۶۶	۲۷۳/۸	۷۸	۹۱۶	FOM_{LS} (V/μs).pF/mW]

ترانزیستور با عرض بزرگ و کوچک تقسیم می‌شوند. ترانزیستورهای با پهنای گیت کم در بخش مد مشترک باقی می‌مانند ولی ترانزیستورهای عریض‌تر علی‌رغم آن که در حالت ایستا رفتاری مشابه ترانزیستور با پهنای گیت کم دارند در بهبود رفتار پویای مدار نقشی جدید را بازی می‌کنند. همچنین بهره مدار و نرخ چرخش را نیز بهبود می‌بخشند. با ایجاد یک شاخه جدید در زوج تفاضلی ورودی، ولتاژ لازم جهت اعمال به ترانزیستورهای جداد شده عریض فراهم می‌شود. با توجه به اختلاف سطح ولتاژ DC ورودی و خروجی از خازن و مقاومت‌های بزرگ جهت اعمال این تغییرات استفاده شده و مقاومت بزرگ توسط ترانزیستور با گیت شناور محقق گردیده است. نتایج شبیه‌سازی نشان می‌دهد در توان مصرفی برابر، نرخ چرخش، فرکانس بهره واحد، زمان نشست، بهره ولتاژ و نویز معادل در ورودی تقویت کننده پیشنهادی نسبت به تقویت کننده RFC ، بهبودی به ترتیب برابر با ۳۵٪، ۳۰٪، ۴۳٪، ۱۰٪ و ۳۶٪ داشته و این در حالی است که حاشیه فاز اندکی کاهش یافته و به حدود ۶۸ درجه رسیده است.

مراجع

[1] M. Akbari, "Single-stage fully recycling folded cascode OTA for switched-capacitor circuits," *Electronics Letters*, vol. 51, no. 13, pp. 977-979, May. 2015.

جدول ۴: شبیه‌سازی تقویت کننده $IRFC$ در گوشه‌های مختلف پردازش.

SS	SF	FS	FF	TT	پارامترها (واحدها)
۶۱/۸	۶۳/۵	۶۸/۹	۷۰/۴	۶۸/۳	بهره ولتاژ (dB)
۶۴/۸	۶۵	۶۷/۵	۶۷/۵	۶۷/۸	حاشیه فاز (deg)
۷۸/۶	۸۲/۲	۷۷/۴	۸۱	۷۹/۸	فرکانس بهره واحد (MHz)

$$\begin{aligned}
 V_{B1} &= V_{THN} + V_{OV} \\
 V_{B2} &= V_{THN} + 2V_{OV} \\
 V_{B3} &= V_{DD} - |V_{THP}| - 2|V_{OV}|
 \end{aligned} \tag{10}$$

در رابطه فوق فرض شده که ولتاژ راه‌انداز همه ترانزیستورهای مدار با هم برابر است. مقاومت‌های ۶/۷ و ۴/۴ کیلو اهمی به کار رفته برای تنظیم نهایی و در واقع برای جبران اثر بدنه بر ولتاژ آستانه و همچنین ولتاژ راه‌انداز ناچیز ترانزیستورهای $MB4$ و $MB10$ به کار رفته است.

۵- نتیجه گیری

در این مقاله تعدادی از ترانزیستورهای طبقه خروجی یک تقویت کننده کاسکود تمام‌تفاضلی تاشده بازیافته که تنها در شبکه مد مشترک نقش دارند مورد توجه قرار گرفته‌اند. هر یک از ترانزیستورهای مورد نظر به دو

- based on quasi-floating gate techniques," *IEEE Trans. on Circuits and Systems*, vol. 60, no. 5, pp. 1300-1309, May 2013.
- [13] M. Rashtian, O. Hashemipour, and A. M. A. Hemmatyar, "A simple time domain approach to noise analysis of switched capacitor circuits," *IEICE Electronics Express (ELEX)*, vol. 7, no. 11, pp. 745-750, May 2010.
- [14] M. Rashtian, A. M. A. Hemmatyar, and O. Hashemipour, "A new simple method for analysing of thermal noise in switched capacitor filters," *International J. of Electronics*, vol. 99, no. 12, pp. 1739-1752, 2012.
- [15] S. Liu, Z. Zhu, J. Wang, L. Liu, and Y. Yang, "A 1.2-V 2.41-GHz three-stage CMOS OTA with efficient frequency compensation technique," *IEEE Trans. on Circuits and Systems I*, vol. 66, no. 1, pp. 20-30, Jan. 2019.
- [16] P. Y. Kuo and S. T. Tsai, "An enhanced scheme of multi-stage amplifier with high-speed high-gain blocks and recycling frequency cascode circuitry to improve gain-bandwidth and slew rate," *IEEE*, vol. 7, pp. 130820-130829, 2019.
- [17] B. Razavi, *Design of Analog CMOS Integrated Circuits*, 2nd Ed. New York, NY, USA: McGraw-Hill, 2017.
- [2] O. Hashemipour and M. Akbari, "Enhancing transconductance of ultra-low-power two-stage folded cascode OTA," *Electronics Letters*, vol. 50, no. 21, pp. 1514-1516, Oct. 2014.
- [3] P. Y. Kuo, G. J. Fan, and S. D. Tsai, "The enhancement of recycling folded cascode amplifier," in *Proc. IEEE Int. Conf. on Consumer Electronics-Taiwan, ICCE-TW'16*, 2 pp., Nantou, Taiwan, 27-29 May 2016.
- [۴] م. رشتیان، ا. هاشمی‌پور و ک. ناوی، "طراحی یک فیلتر پایین‌گذر چپ‌بند درجه چهارم سویچ خازنی با ساختار انتگرال‌گیر خودصفرشونده در ولتاژ تغذیه ۱٫۲ ولت،" *نشریه مهندسی برق و مهندسی کامپیوتر ایران*، سال ۱۹، شماره ۳، صص. ۱۸۲-۱۷۸، پاییز ۱۳۸۶.
- [5] A. Mesri, M. Pirbazari, K. Hadidi, and A. Khoei, "High gain two-stage amplifier with positive capacitive feedback compensation," *IET Circuits*, vol. 9, no. 3, pp. 181-190, May 2015.
- [6] R. S. Assaad and J. Silva-Martinez, "The recycling folded cascode: a general enhancement of the folded cascode amplifier," *IEEE J. of Solid-State Circuits*, vol. 44, no. 9, pp. 2535-2542, Sep. 2009.
- [7] X. Zhao, H. Fang, T. Ling, and J. Xu, "Transconductance improvement method for low-voltage bulk-driven input stage," *AEU-International J. of Electronics and Communications*, vol. 49, no. C, pp. 98-103, Mar. 2015.
- [8] G. Yosefi, "The high recycling folded cascode (HRFC): a general enhancement of the recycling folded cascode operational amplifier," *AEU-International J. of Electronics and Communications*, vol. 89, pp. 70-90, Jul. 2019.
- [9] A. J. Lopez-Martin, et al., "Enhanced single-stage folded cascode OTA suitable for large capacitive loads," *IEEE Trans. on Circuits and Systems*, vol. 65, no. 4, pp. 441-445, Apr. 2018.
- [10] R. Navidi, A. Fathi, K. Mohammadi, M. Mousazadeh, and A. Mousazadeh, "Improved gain folded cascode op-amp employing a novel positive feedback structure," in *Proc. 27th Iranian Conf. on Electrical Engineering, ICEE'19*, pp. 269-273, Yazd, Iran, 30 Apr.-2 May 2019.
- [11] M. Rashtian and M. Vafapour, "Gain boosted folded cascode op-amp with capacitor coupled auxiliary amplifiers," *International J. of Engineering, Trans. B: Applications*, vol. 34, no. 5, pp. 1233-1238, May 2021.
- [12] C. Garcia-Alberdi, A. J. Lopez-Martinez, L. Acosta, R. G. Carvajal, and J. Ramirez-Angulo, "Tunable class AB CMOS Gm-C filter

محمد رشتیان تحصیلات خود را در مقاطع کارشناسی و کارشناسی ارشد مهندسی برق به ترتیب در سال‌های ۱۳۶۹ و ۱۳۷۲ از دانشگاه صنعتی خواجه نصیرالدین طوسی و در مقطع دکتری مهندسی برق در سال ۱۳۸۹ از دانشگاه آزاد واحد علوم و تحقیقات به پایان رسانده است و هم‌اکنون استادیار مرکز آموزش عالی هوانوردی و فرودگاهی کشور می‌باشد. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: مدارات سوئیچ خازنی، فیلترهای مدار مجتمع، مدارت مرجع ولتاژ و جریان، تقویت کننده‌های عملیاتی و دستگاه‌های ناوبری هوایی.

علی خامسی ناینی در سال ۱۳۹۹ مدرک کارشناسی مهندسی الکترونیک هواپیمایی خود را از مرکز آموزش عالی هوانوردی و فرودگاهی کشور دریافت نمود و هم‌اکنون به عنوان کارشناس الکترونیک هواپیمایی در فرودگاه بوشهر مشغول به فعالیت می‌باشد. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: مدارات مرجع ولتاژ و جریان، تقویت کننده‌های عملیاتی، طراحی سیستم‌های میکروکنترلری و میکروپروسسوری، منابع تغذیه و دستگاه‌های ناوبری هوایی.