

# ارائه تمام جمع‌کننده‌های تقریبی با خطای کم و آگاه از تغییرپذیری برای کاربردهای تحمل‌پذیر عدم دقت

محمد میرزاوی و سیامک محمدی

استفاده می‌شود. همچنین در بیشتر کاربردهای تحمل‌پذیر عدم دقت از واحدهای محاسباتی مانند جمع‌کننده‌ها و ضرب‌کننده‌های تقریبی استفاده می‌گردد. جزو اصلی تشکیل‌دهنده ساختار جمع‌کننده‌ها و ضرب‌کننده‌های تقریبی، تمام جمع‌کننده‌های تقریبی<sup>۱</sup> است و به همین دلیل در این مقاله به بررسی تمام جمع‌کننده‌های تقریبی می‌پردازیم که یکی از پرکاربردترین المان‌های محاسباتی در محاسبات تقریبی می‌باشد [۴].

با پیشرفت فناوری، در طی مراحل ساخت نیمه‌های، عواملی چون لیتوگرافی و نقص لنز موجب ایجاد تغییراتی در پارامترهای ترانزیستور و اتصالات میانی می‌شود. این تغییرات فیزیکی منجر به تغییراتی در مشخصه الکتریکی ترانزیستور، نظیر جریان و ولتاژ آستانه<sup>۷</sup> ( $V_{th}$ ) ترانزیستور می‌گردد. در نتیجه استفاده از این ترانزیستور در یک مدار، موجب ایجاد تغییراتی در توان و تأخیر آن مدار می‌گردد. در این حالت تغییرپذیری به یکی از چالش‌های طراحان مبدل شده است؛ به طوری که در فناوری‌های زیر ۴۵ نانومتر، مهم‌ترین عامل عدم اطمینان تغییرپذیری می‌باشد [۵]. کاربردهای تحمل‌پذیر عدم دقت از جمع‌کننده‌های تقریبی برای کاهش توان و تأخیر استفاده می‌نمایند اما تغییرپذیری روی توان و تأخیر این مدارها تأثیر می‌گذارد. از این رو اثرات تغییرپذیری روی جمع‌کننده‌های تقریبی باید مورد ارزیابی و بررسی قرار گیرند.

تغییرپذیری به دو دسته تغییرپذیری پارامترهای فرایند ساخت<sup>۸</sup> و تغییرپذیری پارامترهای محیطی<sup>۹</sup> تقسیم می‌شود [۶]. تغییرپذیری فرایند، در طول فرایند ساخت رخ می‌دهد و عموماً دایمی است که این تغییرات به دلیل محدودیت‌های فرآوری<sup>۱۰</sup> و پوشش‌گذاری<sup>۱۱</sup> رخ می‌دهد. تغییرپذیری محیطی در طول کار یک مدار خود را نشان می‌دهد و این نوع تغییرپذیری شامل دما، ضریب فعالیت<sup>۱۲</sup> و ولتاژ تقدیم می‌باشد. تغییرپذیری فرایند ساخت به دو گروه درون‌قالب<sup>۱۳</sup> (WID) و قالب به قالب<sup>۱۴</sup> (D2D) تقسیم می‌شود. در تغییرپذیری درون‌قالب تغییرات می‌تواند اثرات متفاوتی روی سطح یک قالب ایجاد نمایند. مثلاً به دلیل نوسانات تصادفی ناخالصی<sup>۱۵</sup>، ولتاژ آستانه در سطح یک قالب یکسان نبوده و در قسمت‌های مختلف آن متفاوت می‌باشد. تغییرپذیری قالب به قالب اثر یکسانی روی

6. Approximate Full Adder

7. Threshold Voltage

8. Process Variation

9. Environment Variation

10. Processing

11. Masking

12. Activity Factor

13. Within-Die

14. Die-to-Die

15. Random Dopant Fluctuation

چکیده: کاربردهای تحمل‌پذیر عدم دقت مانند پردازش تصویر و یادگیری مانشین به دلیل محدودیت‌های حس انسان یا ماهیت کاربرد، قابلیت تحمل عدم دقت را دارند. استفاده از محاسبات تقریبی در این کاربردها می‌تواند به کاهش قابل توجهی در توان، تأخیر و مساحت منجر شود. در این مقاله دو تمام جمع‌کننده تقریبی و یک جمع‌کننده تقریبی با خطای کم ارائه شده و اثرات تغییرپذیری قالب به قالب و لتاژ آستانه روی این مدارها مورد ارزیابی قرار گرفته است. برای ارزیابی خطای تغییرپذیری، از این تمام جمع‌کننده‌های تقریبی در ساختار جمع‌کننده با انتشار نقلی و الگوریتم‌های پردازش تصویر و sharpening smoothing استفاده شده است. از نظر سه پارامتر حاصل ضرب - توان - تأخیر، دقت و مساحت برای ورودی‌های با توزیع یکنواخت، تمام جمع‌کننده پیشنهادی ۱ و از نظر حداقل نسبت سیگنال به نویز برای کاربردهای واقعی، تمام جمع‌کننده پیشنهادی ۲ و جمع‌کننده پیشنهادی، بهترین عملکرد را دارند.

**کلیدواژه:** تغییرپذیری، تمام جمع‌کننده تقریبی، جمع‌کننده تقریبی، کاربردهای تحمل‌پذیر عدم دقت، محاسبات تقریبی.

## ۱- مقدمه

کاربردهایی مانند پردازش تصویر و صدا و بینایی کامپیوتر<sup>۱</sup> به دلیل آن که اکثر محاسبات را روی تصویر، صدا و ویدئو انجام داده‌اند یا با حس‌های نادقيق انسان سروکار دارند، حساسیت کمتری به کیفیت خروجی کاربرد دارند. این کاربردها، کاربردهای تحمل‌پذیر عدم دقت<sup>۲</sup> نامیده می‌شوند. در این کاربردها با استفاده از محاسبات تقریبی<sup>۳</sup> و کاهش ناچیز کیفیت خروجی، می‌توان به بهبود قابل توجهی از نظر مساحت، توان مصرفی و کارایی دست یافت [۱]. مثلاً در الگوریتم خوشبندی<sup>۴</sup> k-means با کاهش ۵ درصدی دقت دست‌بندی<sup>۵</sup>، می‌توان تا ۵۰ برابر انرژی را کاهش داد [۲] و [۳].

در سیستم محاسبات دودویی مهم‌ترین واحد محاسباتی جمع‌کننده می‌باشد که از آن برای انجام عملیاتی مانند جمع، تفریق، ضرب و تقسیم

این مقاله در تاریخ ۱۳ اسفند ماه ۱۳۹۹ دریافت و در تاریخ ۱۱ اردیبهشت ماه ۱۴۰۱ پذیرفته شد. این تحقیق توسط پژوهشگاه دانش‌های بنیادی بر اساس قرارداد شماره ۹۹۲۸۳۶۵۷۴ پشتیبانی شده است.

محمد میرزاوی، دانشکده مهندسی برق و کامپیوتر، دانشگاه تهران، تهران، ایران، (email: mo.mirzaei@ut.ac.ir)

سیامک محمدی (نویسنده مسئول)، دانشکده مهندسی برق و کامپیوتر، دانشگاه تهران، تهران، ایران، (email: smohamadi@ut.ac.ir)

1. Computer Vision

2. Imprecision-Tolerant Applications

3. Approximate Computing

4. Clustering

5. Classification

Sum توسط Or<sup>۲</sup> و خروجی Cout توسط And<sup>۲</sup> تولید خواهد شد. در [۱۴] با استفاده از منطق ترانزیستور گذر یک تمام جمکننده قابل تنظیم در مد دقیق و تقریبی ارائه شده است. از این تمام جمکننده در ساختار RCA استفاده شده که در مد تقریبی مانند LOA عمل نموده ولی توان مصرفی را به نصف کاهش می دهد. در [۱۵] به بهینه سازی جمکننده LOA پرداخته شده است. روشهای برای یافتن جمکننده های تقریبی همیزید که از نظر انرژی کارا باشند، برای کاربردهای پردازش تصویر و ویدئو در [۱۶] ارائه شده است. به دلیل آن که هدف این مقاله انجام عملیات ضرب بدون استفاده از ضرب کننده های مرسوم می باشد، عملیات غالب در این کار، شیفت و جمع<sup>۳</sup> بوده و از جمکننده های پیشوندی موادی استفاده شده است.

در [۱۷] به تحلیل احتمالی خطای جمکننده های تقریبی پرداخته شده و در [۱۸] روشهای کارا برای محاسبه خطاهای آماری جمکننده های تقریبی مبتنی بر بلاک ارائه گردیده است. یک جمکننده تقریبی قابل پیکربندی با پیش بینی کری در [۱۹] ارائه شده است. این جمکننده در دو مد دقیق و تقریبی کار می کند و در فناوری ۱۵ نانومتر فینفت ارزیابی گردیده است. در [۲۰] با استفاده از تمام جمکننده های تقریبی به ارائه یک تبدیل کسینوسی گستته<sup>۴</sup> (DCT) تقریبی برای فشرده سازی تصاویر پرداخته شده است. در این کار ضرب کننده های ممیز شناور، حذف و به جای آن از جمع صحیح و شیفت استفاده شده است.

با حذف برخی از ترانزیستورهای یک تمام جمکننده آینه ای<sup>۵</sup>، در [۲۱] و [۲۲] به ترتیب ۳ و ۴ تمام جمکننده تقریبی ارائه گردیده است. این تمام جمکننده های تقریبی به دلیل کاهش خازن های سوئیچینگ دارای تأخیر و توان مصرفی کمتر و همچنین به دلیل حذف برخی از ترانزیستورها دارای مساحت کمتری نسبت به تمام جمکننده آینه ای دقیق می باشند. این تمام جمکننده های تقریبی در چندین حالت نیز خروجی های نادرست تولید می نمایند. سه نوع تمام جمکننده تقریبی مبتنی بر XOR و XNOR در [۲۳] ارائه شده و برای پیاده سازی گیت های XOR و XNOR از منطق ترانزیستورهای گذر<sup>۶</sup> استفاده گردیده است. سه نوع تمام جمکننده نادقيق با استفاده از گیت های استاندارد در [۲۴] ارائه شده ولی برای پیاده سازی گیت های استاندارد از منطق ترانزیستورهای گذر استفاده نموده است. در دو مقاله قبل، علاوه بر خروجی های نادرست برای برخی ورودی ها، مشکل دیگر این نوع تمام جمکننده های تقریبی، افت سطوح ولتاژ به دلیل استفاده از ترانزیستورهای گذر می باشد [۲۵].

در [۲۶]، دو نوع تمام جمکننده مبتنی بر XOR و MUX ارائه شده که برای پیاده سازی آن از منطق گیت انتقال<sup>۷</sup> استفاده گردیده که مشکل افت سطوح ولتاژ ترانزیستورهای گذر را ندارد، ولی نسبت به سایر تمام جمکننده های نادقيق توان مصرفی بیشتری دارد. در [۲۷] یک نیم جمکننده، یک تمام جمکننده و یک فشرده کننده<sup>۸</sup> به تقریبی برای ضرب کننده آرایه ای ارائه شده است. برای این کار برای تولید sum به جای یکی از گیت های XOR از گیت OR استفاده شده است. برای تولید نقلی نیز از گیت های AND و OR بین سه ورودی تمام جمکننده استفاده گردیده است. در [۲۸] یک نیم جمکننده و یک تمام جمکننده

5. Shift and Add

6. Parallel Prefix Adders

7. Discrete Cosine Transform

8. Mirror Adder

9. Pass Transistors

10. Transmission Gate

سطح یک قالب دارد اما این اثرات از قالبی به قالب دیگر متفاوت است. مثلاً به دلیل تفاوت در ضخامت یک ویفر<sup>۹</sup>، ولتاژ آستانه دو قالب مجاور با هم متفاوت بوده و این در حالی است که در سطح هر قالب، ولتاژ آستانه دارای مقدار ثابتی می باشد.

در نتیجه در فناوری های امروزی تغییرپذیری بسیار مهم است ولی اکثر کارهایی که در زمینه محاسبات تقریبی انجام شده اند، اثرات تغییرپذیری را روی روش های پیشنهادی مورد ارزیابی قرار نداده اند. در این مقاله اثرات تغییرپذیری را روی تمام جمکننده های تقریبی مورد ارزیابی قرار خواهیم داد. با توجه به [۶] تا [۹]، ولتاژ آستانه مهم ترین پارامتر در تغییرپذیری فناوری های جدید بوده و اثرات تغییرپذیری D2D در کاربردهای WID می باشد [۱۰]. به همین دلیل در این مقاله اثر تغییرپذیری قالب به قالب پارامتر ولتاژ آستانه ( $V_{th}$ ) را روی کارایی واحدهای تقریبی مورد بررسی قرار خواهیم داد.

خلاصه نوآوری های مقاله به صورت زیر است:

- (۱) ارائه دو تمام جمکننده تقریبی جدید به اسم APFA۱ و APFA۲ که نسبت به تمام جمکننده های تقریبی موجود خطای کمتری دارند.
- (۲) برای تمام جمکننده های تقریبی، اثرات تغییرپذیری روی توان، تأخیر و حاصل ضرب - توان - تأخیر<sup>۱۰</sup> (PDP) مورد ارزیابی قرار گرفته است. برای این منظور اثرات تغییرپذیری D2D روی ولتاژ آستانه ترانزیستورها در فناوری ۳۲ نانومتر با استفاده از شبیه سازی مونت کارلو<sup>۱۱</sup> در محیط اچ اسپیس<sup>۱۲</sup> مورد ارزیابی قرار است.
- (۳) همچنین با استفاده از APFA۱ و APFA۲ جمکننده های تقریبی مبتنی بر RCA ارائه می نماییم که در کاربردهای واقعی بهترین عملکرد را دارا است.

در ادامه مقاله و در بخش ۲ به شرح کارهای انجام شده در زمینه جمکننده های تقریبی و تمام جمکننده های تقریبی پرداخته خواهد شد. در بخش ۳ تمام جمکننده های تقریبی پیشنهادی شرح داده می شوند. در بخش ۴ ساختار جمکننده تقریبی پیشنهادی ارائه گردیده و به ارزیابی کارایی، خطأ و اثرات تغییرپذیری جمکننده های تقریبی پرداخته خواهد شد. در بخش ۵ نتایج شبیه سازی ها روی کاربردهای پردازش تصویر ارائه خواهد گردید و نهایتاً در بخش ۶ به جمع بندی و نتیجه گیری پرداخته شده است.

## ۲- کارهای پیشین

جمع کننده ای تقریبی با قابلیت تنظیم دقت در [۱۱] و [۱۲] ارائه شده است. برای این کار یک تمام جمکننده و یک نیم جمکننده با قابلیت ماسک کردن کری ارائه گردیده و از آن در ساختار RCA استفاده شده است. برای تنظیم دقت، مداری به منظور تصحیح خط ارائه شده که در صورت نیاز فعال می گردد. در [۱۳] یک جمکننده تقریبی به نام LOA ارائه شده که در قسمت تقریبی آن از گیت OR<sup>۱۴</sup> برای محاسبه Sum استفاده گردیده و از یک گیت And<sup>۱۵</sup> روی پرازش ترین بیت بخش تغیری برای محاسبه نقلی خروجی به بخش دقیق استفاده می گردد. اگر از این کار فقط برای یک تمام جمکننده تقریبی استفاده نماییم، خروجی

1. Wafer

2. Power-Delay-Product

3. Monte-Carlo

4. HSPICE

جدول ۱: جدول درستی و پارامترهای خطا در تمام جمع کننده‌های دقیق و تقریبی.

Inputs		CMA	AMA۱	AMA۲	AMA۳	VAFA	NFAX	TGA۲	LOA	AFA۱	AFA۲	AFA۳	APFA۱	APFA۲
A	B	Cin	CS											
۰	۰	۰	۰۰	۰۰	۰۱	۰۱	۰۰	۰۱	۰۰	۰۱	۰۰	۰۰	۰۰	۰۰
۰	۰	۱	۰۱	۰۱	۰۱	۰۱	۰۰	۰۱	۰۰	۰۱	۰۰	۰۰	۰۱	۰۱
۰	۱	۰	۰۱	۱۰	۰۱	۱۰	۰۱	۰۱	۰۱	۰۱	۰۱	۰۱	۰۱	۰۱
۰	۱	۱	۱۰	۱۰	۱۰	۱۰	۱۰	۱۰	۰۱	۰۱	۱۱	۰۱	۰۱	۰۱
۱	۰	۰	۰۱	۰۰	۰۱	۰۱	۰۱	۰۱	۰۱	۰۱	۰۱	۰۱	۰۱	۰۱
۱	۰	۱	۱۰	۱۰	۱۰	۱۰	۱۰	۰۱	۰۱	۰۱	۱۱	۱۱	۰۱	۱۱
۱	۱	۰	۱۰	۱۰	۱۰	۰۱	۰۱	۱۰	۱۰	۱۰	۱۱	۱۱	۱۰	۱۰
۱	۱	۱	۱۱	۱۱	۱۰	۱۰	۱۰	۱۱	۱۱	۱۰	۱۱	۱۱	۱۱	۱۱
ER		-	۰,۲۵	۰,۲۵	۰,۳۷۵	۰,۲۵	۰,۳۷۵	۰,۲۵	۰,۵	۰,۳۷۵	۰,۵	۰,۵	۰,۲۵	۰,۲۵
MRED		-	۰,۲۵	۰,۱۶۷	۰,۲۹۲	۰,۱۰۴	۰,۳۱۲	۰,۲۵	۰,۳۱۲	۰,۲۲۹	۰,۳۱۲	۰,۳۱۲	۰,۱۲۵	۰,۱۲۵
NMED		-	۰,۰۸۳	۰,۰۸۳	۰,۱۲۵	۰,۰۸۳	۰,۱۲۵	۰,۰۸۳	۰,۱۲۵	۰,۱۶۷	۰,۱۶۷	۰,۰۸۳	۰,۰۸۳	۰,۰۸۳

نادرست خروجی، دقت، پیچیدگی طراحی و توان افزایش می‌یابد. با توجه به تمام جمع کننده‌های تقریبی موجود و ارزیابی‌های انجام شده در این مقاله، زمانی که ۲ حالت از ۸ حالت خروجی نادرست باشد، مصالحه مناسبی بین دقت، پیچیدگی طراحی و توان مصرفی وجود خواهد داشت. در این مقاله با توجه به این مشاهده، تمامی حالاتی را که می‌توان یک تمام جمع کننده تقریبی با ۲ حالت خروجی نادرست از ۸ حالت ممکن داشت، مورد ارزیابی قرار دادیم. برای این کار یک جمع کننده ابیتی مبتنی بر RCA با فرض  $Cin = 0$  در نظر گرفته و از تمام جمع کننده‌های تقریبی در ساختار آن استفاده نمودیم.

با اعمال تمامی حالات ورودی ممکن برای جمع کننده، بهترین تمام جمع کننده‌های تقریبی از نظر پارامترهای خطا را جستجو نمودیم. حاصل این کار دو تمام جمع کننده تقریبی APFA۱ و APFA۲ است که از نظر پارامترهای خطا بهتر از همه تمام جمع کننده‌های تقریبی موجود می‌باشند. جدول درستی این تمام جمع کننده‌های تقریبی در جدول ۱ ارائه شده است. در ادامه برای پیاده‌سازی این تمام جمع کننده‌های خروجی را از سطح ترانزیستور، طراحی‌های گوناگونی را ارزیابی و بهترین طراحی را از نظر مصالحه بین پارامترهای توان، تأخیر و PDP انتخاب نموده‌ایم. شکل ۱ ساختار سطح ترانزیستور این دو تمام جمع کننده تقریبی پیشنهادی را نشان می‌دهد. روابط منطقی این تمام جمع کننده‌های تقریبی در (۱) و (۲) ارائه شده است

$$APFA1: Cout = AB, Sum = \bar{AB} + \bar{A}\bar{B} + Cin \quad (1)$$

$$APFA2: Cout = A(B+C), Sum = \bar{AB} + \bar{A}\bar{B} + Cin \quad (2)$$

با توجه به شکل، برای پیاده‌سازی خروجی APFA۲ در APFA۱ Sum را گذاری XNOR۲ در منطق ترانزیستور گذر<sup>۵</sup> استفاده شده است. منطق ترانزیستور گذر دارای ۲ مشکل می‌باشد که عبارت هستند از: توان ایستا و مسئله کاهش / افزایش سطح ولتاژ، با توجه به این که تنها از دو ترانزیستور گذر در طراحی تمام جمع کننده‌های پیشنهادی استفاده شده است، لذا توان ایستای بالای نداشته و توان مصرفی کل این طراحی‌ها قابل قبول است (بر اساس نتایج ارائه شده در فناوری ۶۵ نانومتر برای تمام جمع کننده‌های تقریبی مبتنی بر ترانزیستور گذر دارای ۶ الی ۸ ترانزیستور، توان ایستا حدود ۲ درصد از توان مصرفی کل را شامل می‌شود [۲۳]). برای حل

تقریبی با استفاده از گیت‌های NAND۲ ارائه شده است. طبق نتایج ارائه شده در مقاله، این تمام جمع کننده ارائه شده از نظر انرژی و ضعیفی خوبی دارد ولی از نظر خطای جزء بدترین طراحی‌های موجود می‌باشد. در [۱۰] نیز ۳ تمام جمع کننده تقریبی در منطق CMOS ارائه شده و برای اولين بار اثرات تغییرپذیری را روی تمام جمع کننده تقریبی مورد ارزیابی قرار گرفته است.

همچنین اخیراً کارهای زیادی در زمینه واحدهای محاسباتی تقریبی به خصوص تمام جمع کننده‌های تقریبی در فناوری‌های ترانزیستور اثر میدانی نانولوله کربنی<sup>۱</sup> (CNFET) و پیوند تونل مغناطیسی<sup>۲</sup> (MTJ) انجام شده است. تمرکز این مقاله روی فناوری‌های ماست بوده و فناوری‌های فوق، خارج از حوزه کاری آن می‌باشد ولی به برخی از این کارها اشاره مختصری خواهیم داشت. در [۲۹] و [۳۰]، دو تمام جمع کننده تقریبی با استفاده از CNFET، ارائه و از آن در ساختار الگوریتم‌های تشخیص حرکت و تشخیص لبه استفاده شده است. همچنین یک تمام جمع کننده تقریبی با استفاده از CNFET در هر یک از [۳۱] و [۳۲]، ارائه و از آن در ساختار الگوریتم ترکیب تصویر<sup>۳</sup> استفاده گردیده است. در [۳۳]، دو تمام جمع کننده تقریبی با استفاده از فناوری MTJ برای کاربردهای محاسبه در حافظه<sup>۴</sup> ارائه شده و همچنین یک تمام جمع کننده تقریبی با استفاده از فناوری MTJ در [۳۴] آمده است.

تمام جمع کننده‌های تقریبی ارائه شده در مقالات فوق، از نظر توان مصرفی، تأخیر، دقت و مساحت با هم متفاوت هستند و جز [۹] و [۱۰]، هیچ یک از دیگر مقالات اثرات تغییرپذیری را در نظر نگرفته‌اند. هدف ما ارزیابی تمام جمع کننده‌های تقریبی از نظر کارایی (توان، تأخیر و PDP)، خطا و بررسی اثرات تغییرپذیری بوده و همچنین ارائه تمام جمع کننده‌های تقریبی با خطای کم، کارایی قابل قبول و آگاه از تغییرپذیری می‌باشد.

### ۳- تمام جمع کننده‌های تقریبی پیشنهادی

در یک تمام جمع کننده تقریبی با توجه به سه ورودی دودویی، هشت حالت خروجی امکان‌پذیر است. با افزایش تعداد حالات نادرست خروجی، دقت، پیچیدگی طراحی و توان کاهش یافته و با کاهش تعداد حالات

1. Carbon Nanotube Field-Effect Transistor
2. Magnetic Tunnel Junction
3. Image Blending
4. Computing-in-Memory

جدول ۲: مقادیر پارامترهای فناوری ۳۲ نانومتر و معکوس کننده پایه.

Tech	۳۲ nm	Vdd	۰.۹ V	Leff	۱۲۶ nm
Process	TT	Vth	۰.۱۶ V	Wn=Wp/۲	۶۴ nm
Temp	۲۵ °C	Tox	۱ nm	Ln=Lp	۳۲ nm

میانگین فاصله خطای نرمال شده<sup>۳</sup> (NMED) و میانگین نسبی فاصله خطای<sup>۳</sup> (MRED) استفاده گردیده است. در ادامه هر یک از این پارامترها شرح داده خواهند شد. در این روابط  $n$  بیانگر تعداد کل حالت‌های ورودی است

$$ER = \frac{\text{Number of Erroneous Outputs}}{n} \quad (۳)$$

NMED

$$= \frac{\frac{1}{n} \sum_{i=1}^n |Exact Output_i - Approximate Output_i|}{Exact Output_{\max}} \quad (۴)$$

MRED


$$= \frac{\frac{1}{n} \sum_{i=1}^n |Exact Output_i - Approximate Output_i|}{Exact Output_i} \quad (۵)$$

در سطر آخر جدول ۱، مقادیر پارامترهای خطای برای تمام جمع‌کننده‌های تقریبی ارائه شده است. برای محاسبه MRED برای تمام جمع‌کننده‌های تقریبی مانند AMA<sub>۱</sub>, AMA<sub>۲</sub>, AMA<sub>۳</sub>, NFAX و AFA<sub>۱</sub> با توجه به این که برای حالت ورودی‌های  $A = B = Cin = 0$  دارای خطای می‌باشیم و با توجه به (۵)، مقدار RED در این حالت بی‌نهایت می‌گردد ولی ما در این حالت مقدار RED را ۱ فرض می‌نماییم. با توجه به جدول ۱، کمترین میزان خطای متعلق به VAFA بوده و پس از آن APFA<sub>۱</sub> و APFA<sub>۲</sub> هر دو در جایگاه دوم قرار دارند.

### ۱-۳ ارزیابی کارایی تمام جمع‌کننده‌های تقریبی

در این بخش یک تمام جمع‌کننده دقیق آینه‌ای و ۱۲ تمام جمع‌کننده تقریبی را از نظر پارامترهای توان مصرفی، تأخیر، PDP و مساحت با هم مقایسه می‌کنیم. برای این کار از شبیه‌ساز HSPICE در فناوری ۳۲ نانومتر [۳۵] استفاده شده است. برای خازن بار در خروجی‌های تمام جمع‌کننده‌ها از ۴ معکوس کننده استفاده نموده و در عمل هر خروجی تمام جمع‌کننده ۴ معکوس کننده را درایو می‌کند. منظور از مساحت، تعداد ترانزیستورهای موجود در آن تمام جمع‌کننده می‌باشد. در جدول ۲، مقادیر پارامترهای فناوری ۳۲ نانومتر (ولتاژ تغذیه، ولتاژ آستانه، طول مؤثر کانال، دما و ضخامت اکسید گیت) و همچنین پهنا و طول ترانزیستورهای نوع P و نوع N برای معکوس کننده پایه ارائه شده است.

برای به دست آوردن توان، تأخیر و PDP، تمامی حالت‌هایی را که ورودی‌های تمام جمع‌کننده می‌توانند داشته باشند به عنوان سناریوهای ورودی به آن داده و مقدار میانگین و ماسیمم را در جدول ۳ ارائه نموده‌ایم. مثلاً سناریوی اول، تغییر ورودی از حالت  $ABCin=000$  به حالت  $ABCin=001$  است، سناریوی دوم تغییر ورودی از حالت  $ABCin=000$  به حالت  $ABCin=010$  بوده و به همین ترتیب تا سناریوی آخر که تغییر ورودی از حالت  $ABCin=111$  به حالت



شکل ۱: تمام جمع‌کننده‌های تقریبی پیشنهادی، (الف) APFA۱ و (ب) APFA۲

مسئله کاهش / افزایش سطح ولتاژ در ترانزیستور گذر، از گیت Nand2 در منطق CMOS در خروجی این مدارها استفاده شده و از این رو کاهش یا افزایش در سطح ولتاژ را اصلاح خواهد نمود.

با توجه به (۱)، تمام جمع‌کننده تقریبی APFA1 برای محاسبه Cout به نقلی طبقه قبیل نیازی ندارد و به همین دلیل تأخیر مسیر بحرانی جمع‌کننده‌هایی که از این تمام جمع‌کننده تقریبی استفاده می‌نمایند، کمتر می‌باشد. در جدول ۱، تمام جمع‌کننده‌های تقریبی را از نظر دقت با تمام جمع‌کننده دقیق، مقایسه و جدول درستی آنها را ارائه نموده‌ایم. در این جدول ستون‌های CS بیانگر بیت‌های خروجی تمام جمع‌کننده بوده که بیت کم ارزش (سمت راست) متعلق به حاصل جمع (S) و بیت پرازش (سمت چپ) متعلق به نقلی (C) می‌باشد. هر گاه خروجی تمام جمع‌کننده تقریبی نادرست باشد، بیت متناظر با آن در ستون CS جدول ۱ با رنگ قرمز مشخص می‌گردد.

در این مقاله از تمام جمع‌کننده دقیق آینه‌ای ارائه شده در [۲۲] به عنوان طراحی پایه استفاده می‌گردد که در ادامه مقاله با نام CMA شناخته خواهد شد و ۱۰ تمام جمع‌کننده تقریبی مختلف از مقالات دیگر مورد ارزیابی قرار خواهد گرفت. نام‌های اختصاری آنها در این مقاله عبارت هستند از: AMA<sub>۱</sub>, AMA<sub>۲</sub>, AMA<sub>۳</sub>, VAFA, NFAX, TGA<sub>۲</sub>, TGA<sub>۱</sub>, AFA<sub>۱</sub>, AFA<sub>۲</sub>, AFA<sub>۳</sub>, LOA, LOA<sub>۱</sub>, LOA<sub>۲</sub>, AFA<sub>۱</sub>, AFA<sub>۲</sub>, AFA<sub>۳</sub>. تمام جمع‌کننده‌های تقریبی از [۲۲]، تمام جمع‌کننده تقریبی VAFA از [۲۷]، تمام جمع‌کننده تقریبی TGA<sub>۲</sub> از [۲۸]، تمام جمع‌کننده تقریبی TGA<sub>۱</sub> از [۲۶]، تمام جمع‌کننده تقریبی AFA از [۱۰]، تمام جمع‌کننده تقریبی LOA از [۱۳] و تمام جمع‌کننده‌های تقریبی AFA<sub>۱</sub> از [۱۰] اخذ گردیده است. با توجه به نتایج ارائه شده [۱۰]، به دلیل این که تمام جمع‌کننده‌های AXA و InXA از [۲۳] و [۲۴] دارای مشکلات افت ولتاژ، پارامترهای خطای قابل توجه و حساسیت زیاد نسبت به تغییر پذیری می‌باشند، در این مقاله مقایسه‌ای با کارهای ذکر شده نخواهیم داشت.

برای ارزیابی خطای با توجه به [۲۲] از سه پارامتر نرخ خطای<sup>۱</sup> (ER)،

2. Normalized Mean Error Distance

3. Mean Relative Error Distance

1. Error Rate

جدول ۳: توان، تأخیر، PDP متوسط و ماساحت تمام جمع کننده‌ها.

FAs	Power ( $\mu\text{W}$ )		Delay (ps)		PDP (aj)		Area # of Tran
	Avg	Max	Avg	Max	Avg	Max	
CMA	۶,۰۴	۱۰,۶۳	۲۴,۸۱	۴۰,۰۰	۱۵۱,۶۹	۲۸۷,۷۲	۲۸
AMA۱	۴,۲۴	۶,۸۰	۱۸,۷۳	۳۳,۵۹	۸۲,۲۱	۱۸۹,۸۸	۲۰
AMA۲	۳,۷۷	۴,۸۹	۲۱,۵۵	۲۸,۳۷	۸۰,۹۸	۱۱۸,۳۱	۱۴
AMA۳	۳,۳۶	۴,۳۱	۲۰,۷۶	۲۵,۴۶	۶۹,۵۲	۱۰۰,۶۲	۱۱
VAFA	۶,۸۹	۱۱,۱۵	۲۷,۵۸	۴۳,۴۱	۲۰,۵۸	۴۵۴,۰۶	۲۴
NFAX	۳,۲۵	۴,۸۹	۱۴,۶۶	۱۹,۳۵	۴۷,۱۶	۷۶,۴۵	۱۴
TGA۲	۴,۵۹	۷,۶۵	۱۹,۴۸	۳۹,۶۰	۱۰۰,۱۰	۲۸۶,۱۱	۲۲
LOA	۲,۷۷	۵,۰۲	۱۳,۶۹	۱۷,۱۲	۳۸,۴۶	۷۸,۷۴	۱۲
AFA۱	۲,۰۱	۲,۵۸	۱۲,۵۹	۱۹,۱۵	۲۵,۶۶	۴۷,۷۶	۸
AFA۲	۳,۷۸	۶,۵۵	۱۵,۵۷	۲۱,۵۲	۵۹,۳۰	۱۱۷,۳۰	۱۸
AFA۳	۲,۷۶	۴,۹۹	۱۳,۷۵	۱۹,۱۵	۳۸,۴۵	۷۳,۱۳	۱۴
APFA۱	۳,۳۳	۷,۸۶	۱۵,۱۵	۲۶,۵۹	۵۴,۷۲	۲۰۹,۰۸	۱۶
APFA۲	۳,۵۳	۷,۸۸	۱۴,۹۶	۲۶,۴۵	۵۶,۷۵	۲۰۸,۲۷	۱۸

تصویر استفاده شود تا بتوان نتیجه‌گیری قابل اعتمادی را ارائه نمود. این کار در بخش‌های بعد انجام شده است.

### ۲-۳ ارزیابی اثرات تغییرپذیری روی تمام جمع کننده‌های تقریبی

در این بخش تمام جمع کننده‌های تقریبی را از نظر اثرات تغییرپذیری، ارزیابی خواهیم کرد. با توجه به [۶]، [۹] و [۱۰]، ولتاژ آستانه مهم‌ترین پارامتر در تغییرپذیری فناوری‌های جدید بوده و اثرات تغییرپذیری D2D حدوداً ۲ الی ۳ برابر اثرات تغییرپذیری WID می‌باشد [۱۰]. به همین دلیل در این مقاله اثرات تغییرپذیری فرایند D2D پارامتر  $V_{th}$  روی تمام جمع کننده‌ها مورد ارزیابی قرار خواهد گرفت. تمامی شبیه‌سازی‌ها در فناوری ۳۲ نانومتر PTM با استفاده از HSPICE انجام شده است و برای ارزیابی اثرات تغییرپذیری از شبیه‌سازی ۱۰۲۴ نقطه‌ای مونت کارلو در HSPICE استفاده گردیده است.

میزان تغییرات  $V_{th}$  نسبت به حالت نامینال را ۲۰ درصد با توزیع گوسی در نظر خواهیم گرفت که این فرض در بقیه بخش‌های این مقاله نیز در نظر گرفته می‌شود. برای ارزیابی اثرات تغییرپذیری پارامتر  $V_{th}$  تمام جمع کننده‌های مختلف، تمامی ستاریوهای ورودی ممکن را اعمال می‌نماییم. مثلاً برای هر یک از ستاریوهای، یک میانگین شبیه‌سازی مونت کارلوی ۰۰۲۴ انتظامی اجرا شده و مقادیر توان، تأخیر و PDP به دست آمده و میزان اثرات تغییرپذیری توان، تأخیر و PDP محاسبه می‌شود (تحویل محاسبه تغییرپذیری در ادامه آمده است). نهایتاً میانگین تغییرپذیری این ستاریوها به عنوان تغییرپذیری نهایی در نظر گرفته می‌شود. برای ارزیابی اثرات تغییرپذیری از برخی فرمول‌های ریاضی بر اساس [۶] استفاده می‌نماییم. به همین منظور با استفاده از شبیه‌سازی مونت کارلو و توزیع گوسی برای پارامتر  $V_{th}$ ، مقادیر توان، تأخیر و PDP را به دست می‌آوریم. بر اساس فرمول‌های زیر، ابتدا میانگین  $(x)(\mu)$ ، واریانس  $(Var(x))$  و انحراف معیار  $(\sigma(x))$  هر یک از ملاک‌های کارایی (توان، تأخیر و PDP) را بر اساس نتایج حاصل از شبیه‌سازی‌ها، محاسبه نموده و سپس با استفاده از (۶) ضریب تغییرپذیری  $(C_v)$  را به دست می‌آوریم. ابتدا

1. Variance

2. Standard Deviation

می‌باشد. در بازه‌های زمانی ۲۵۰ پیکوثانیه‌ای، ستاریوها را تغییر می‌دهیم و با توجه به این که حداکثر تأخیر کمتر از ۵۰ پیکوثانیه می‌باشد، در نتیجه زمان قابل توجهی (بیش از ۱۵۰ پیکوثانیه) ورودی‌ها و خروجی‌های مدار ثابت بوده و از این طریق توان ایستا نیز در توان مصرفی کل لحاظ شده است.

برای گزارش تأخیر، از بین تأخیر Sum و Cout بزرگ‌ترین را به عنوان تأخیر آن تمام جمع کننده لحاظ می‌کنیم. در جدول ۳ مقادیری که با رنگ سبز مشخص شده‌اند بیانگر بهترین مقدار، مقادیری که با رنگ آبی مشخص شده‌اند بیانگر بدترین مقدار و مقادیری که با رنگ قرمز مشخص شده‌اند بیانگر بدترین مقدار هستند (این قرارداد بر اساس جدول ۳ کمترین؛ توان متوسط، تأخیر متوسط، PDP متوسط و ماساحت PDP متوسط متعلق به AFA1 بوده و کمترین تأخیر ماساحت متعلق به LOA می‌باشد. از نظر ماساحت نیز AFA1 با ۸ ترانزیستور کمترین ماساحت را دارد. می‌باشد، بیشترین مقدار توان، تأخیر، PDP و ماساحت متعلق به VAFA بوده و علتش این است که در این تمام جمع کننده تقریبی از گیت XOR2 در منطق CMOS استفاده شده که نسبت به گیت‌های ساده‌تری مانند And2 و Or2 دارای توان و تأخیر بیشتری می‌باشد. با توجه به جدول ۳، AFA1 نسبت به CMA توان متوسط، تأخیر متوسط، PDP متوسط و ماساحت را به میزان  $66,72\%$ ،  $83,09\%$  و  $71,43\%$  کاهش می‌دهد. APFA1 نسبت به CMA توان متوسط، تأخیر متوسط، PDP متوسط و ماساحت را به میزان  $49,24\%$ ،  $38,92\%$  و  $44,80\%$  کاهش می‌دهد. همچنین APFA2 نسبت به CMA توان متوسط، تأخیر متوسط، PDP متوسط و ماساحت را به میزان  $52,59\%$ ،  $39,69\%$  و  $41,52\%$  کاهش می‌دهد.

با توجه به جدول ۱، تمام جمع کننده‌های تقریبی APFA1، VAFA و MRED APFA2 از نظر ER و NMED یکسان هستند ولی از نظر وضعیت VAFA از بقیه بهتر است. اما بر اساس جدول ۳، VAFA از نظر توان، تأخیر، PDP و ماساحت، بدترین وضعیت را دارد و نمی‌تواند انتخاب مناسبی برای کاربردهای تحمل پذیر عدم دقت باشد. بر اساس جداول ۱ و ۳، هیچ تمام جمع کننده تقریبی وجود ندارد که از نظر توان، تأخیر، PDP و دقت همواره بهتر از بقیه باشد. در نتیجه باید از این تمام جمع کننده‌های تقریبی در ساختارهای بزرگ‌تری مانند RCA و یا الگوریتم‌های پردازش

جدول ۴: میانگین اثرات تغییرپذیری D2D ولتاژ آستانه روی توان، تأخیر و PDP تمام جمکندها.

FAs	Power (μw)			Delay (ps)			PDP (aj)		
	Mean	S.D	C.V (%)	Mean	S.D	C.V (%)	Mean	S.D	C.V (%)
CMA	۶,۵۶	۱,۹۴	۲۹,۵۶	۲۷,۵۰	۷,۱۵	۲۶,۰۰	۱۷۷,۹۴	۴۷,۶۴۷۷	۲۶,۷۷
AMA۱	۴,۶۸	۱,۶۴	۳۵,۱	۲۰,۴۳	۴,۶۸	۲۲,۸۹	۹۶,۱۵	۲۷,۴۳	۲۸,۵۳
AMA۲	۴,۰۷	۱,۱۱	۲۷,۱۴	۲۳,۷۲	۵,۸۳	۲۴,۵۹	۹۶,۶۶	۲۸,۰۴	۲۹,۶۲
AMA۳	۳,۶۴	۱,۰۱	۲۷,۸۲۷	۲۲,۶۳	۵,۱۸	۲۲,۸۹	۸۰,۶۶	۲۳,۳۷	۲۸,۹۸
VAFA	۷,۵۳	۲,۵۶	۳۳,۹۶	۳۰,۵۶	۷,۶۲	۲۴,۸۷	۲۴۳,۵۰	۹۹,۴۱	۴۰,۸۳
NFAX	۳,۶۲	۱,۳۶	۳۷,۵۲	۱۵,۳۷	۳,۰۵	۱۹,۳۶	۵۵,۰۹	۱۶,۹۶	۳۰,۸۷
TGA۲	۵,۳۰	۲,۰۰	۵۶,۶۷	۲۱,۲۳	۴,۹۹	۲۳,۴۸	۱۲۰,۳۴	۵۷,۶۴	۴۷,۹۰
LOA	۳,۱۰	۱,۲۵	۴۰,۳۳	۱۴,۷۹	۳,۰۵	۲۰,۵۹	۴۵,۳۴	۱۴,۷۸	۳۲,۵۹
AFA۱	۲,۲۴	۰,۷۹	۳۵,۴۶	۱۳,۵۴	۲,۷۰	۱۹,۹۶	۳۰,۱۸	۹,۸۴	۳۲,۶۱
AFA۲	۴,۱۷	۱,۵۰	۳۵,۸۹	۱۷,۰۱	۳,۸۹	۲۲,۸۸	۶۹,۷۸	۲۲,۱۰	۳۱,۶۷
AFA۳	۳,۱۳	۱,۳۷	۴۳,۶۶	۱۴,۹۰	۳,۱۴	۲۱,۰۷	۴۵,۹۳	۱۶,۴۸	۳۵,۸۹
APFA۱	۳,۶۳	۱,۷۴	۴۷,۹۸	۱۷,۶۰	۴,۲۶	۲۴,۹۶	۶۵,۳۲	۲۸,۰۲۸	۴۲,۹۱
APFA۲	۳,۸۷	۱,۷۹	۴۶,۱۷	۱۶,۸۸	۴,۰۷	۲۴,۱۴	۶۸,۴۹	۲۰,۳۳	۴۱,۳۷

ممکن نیز درست کار خواهد کرد. بر اساس شبیه‌سازی‌های انجام شده در این مقاله، وقتی تعداد تکرارهای مونت‌کارلو را  $10^{10}$  انتخاب کنیم، مقادیر میانگین، انحراف معیار و ضریب تغییرپذیری بین  $10^{-3}$  تا  $10^{-4}$  نسبت به حالت شبیه‌سازی با  $10^{10}$  تکرار، تفاوت خواهد داشت که این میزان تفاوت ناچیز بوده و می‌توان دقت شبیه‌سازی مونت‌کارلو هر دو حالت را تقریباً یکسان در نظر گرفت. اما زمان شبیه‌سازی مونت‌کارلو با  $10^{10}$  تکرار، تقریباً  $10^4$  برابر بیشتر می‌باشد و از این رو در این مقاله تعداد تکرارها را  $10^{10}$  در نظر گرفته‌ایم.

نتایج حاصل از ارزیابی تغییرپذیری D2D پارامتر  $V_{th}$  روی توان، تأخیر و PDP تمام جمکندها در جدول ۴ ارائه شده است. همان‌گونه که در این جدول مشاهده می‌شود، تغییرپذیری موجب افزایش میانگین توان، تأخیر و PDP تمام جمکندها می‌گردد. کمترین اثرات تغییرپذیری توان، تأخیر و PDP به ترتیب متعلق به AMA۱، AMA۲ و NFAX و AMA۱ و APFA۱ به ترتیب  $27,14\%$ ،  $19,36\%$  و  $28,53\%$  می‌باشد. بیشترین اثرات تغییرپذیری توان و PDP متعلق به TGA۲ با میزان  $C_v$  به ترتیب  $47,90\%$  و  $47,64\%$  بوده و بیشترین اثرات تغییرپذیری تأخیر متعلق به APFA۱ با  $24,96\%$  می‌باشد.

از دلایل حساسیت بالای مدارهای APFA۱، TGA۲ و APFA۲ در APFA۱ برابر تغییرپذیری، به طراحی سطح ترانزیستور این تمام جمکندها مربوط است. در طراحی TGA۲ از گیت‌های انتقال و در طراحی بخشی از APFA۱ و APFA۲ از ترانزیستور گذر استفاده شده است. گیت‌های انتقال و ترانزیستور گذر به تغییرپذیری حساس بوده و از این رو مقادیر  $C_v$  در مدارهای فوق نسبت به سایر مدارها بیشتر می‌باشد. در طراحی بخش اول از خروجی Sum در APFA۱ و APFA۲ از ترانزیستور گذر استفاده شده که این ترانزیستورها دارای مشکل کاهش/افزایش سطح ولتاژ بوده و در برابر تغییرپذیری نیز بسیار حساس می‌باشند. با استفاده از گیت Nand۲ CMOS در منطق کاهش Sum، در بخش دوم خروجی کاهش/افزایش سطح ولتاژ کاملاً برطرف شده و حساسیت به تغییرپذیری نیز تا حدی کاهش می‌یابد.

در مورد APFA۱ و APFA۲ دلیل دوم برای بالای بودن مقدار  $C_v$  مقادیر نسبتاً کم برای میانگین توان، تأخیر و PDP می‌باشد. به عنوان مثال AMA۲ و APFA۱ از نظر PDP، انحراف معیار تقریباً مشابهی دارند ( $28,04\%$  و  $28,03\%$ ) اما مقدار میانگین در APFA۱ بسیار کمتر از

شبیه‌سازی مونت‌کارلوی  $10^{10}$  نقطه‌ای برای سناریوهای ورودی انجام شده و مثلاً برای سناریوی  $10^{10}$  مقدار برای توان،  $10^{10}$  مقدار برای تأخیر و  $10^{10}$  مقدار برای PDP به دست می‌آید. برای آن که تغییرپذیری توان برای سناریوی ۱ را محاسبه نماییم، ابتدا میانگین و انحراف معیار این  $10^{10}$  مقدار توان را محاسبه نموده و با  $C_v$  مقدار  $10^{10}$  توان را به دست می‌آوریم و به همین ترتیب بر اساس  $10^{10}$  مقدار تأخیر و  $10^{10}$  مقدار PDP، مقادیر  $C_v$  تأخیر و PDP را به دست می‌آوریم. این کار برای همه سناریوهای ورودی انجام شده و در نهایت میانگین  $C_v$  های توان، میانگین  $C_v$  های تأخیر و میانگین  $C_v$  های PDP محاسبه می‌شود. برای تمام جمکندهای با میانگین تقریباً برابر، هرچه ضریب تغییرپذیری عدد کوچک‌تری باشد، بیانگر تأثیر کمتر تغییرپذیری روی آن تمام جمکنده خواهد بود. در نتیجه آن تمام جمکنده از نظر مقاومت در برابر تغییرپذیری بسیار مناسب است

$$C_v = \frac{\sigma(x)}{\mu(x)} \quad (4)$$

$$\mu(x) = \frac{\sum_{i=1}^n x_i}{n} \quad (5)$$

$$Var(x) = \frac{\sum_{i=1}^n (x_i - \mu(x))^2}{n-1} \quad (6)$$

$$\sigma(x) = \sqrt{Var(x)} \quad (7)$$

بر اساس راهنمای HSPICE، رابطه بین خطای نسبی با تعداد تکرارهای مونت‌کارلو به صورت زیر می‌باشد

*Relative Error*

$$= \frac{1}{\sqrt{Number\ of\ Monte\ Carlo\ Iteration}} \quad (8)$$

با توجه به (۸) و با در نظر گرفتن تعداد تکرارهای مونت‌کارلو برابر با  $10^{10}$ ، مقدار خطای نسبی حدود  $\frac{1}{\sqrt{10^{10}}} \approx 3,1\%$  می‌شود. بر اساس راهنمای HSPICE، اگر مداری در تمامی این  $10^{10}$  تکرار درست کار کند، آن گاه با احتمال  $99\%$ ، این مدار برای بیش از  $96,9\%$  از مقادیر کامپونت‌های

AMA می‌شود که فقط از یکی از تمام جمع کننده‌های خانواده AMA (حالت تک) در RCA استفاده می‌شود. به عنوان مثال برای NAB<sup>۴</sup> بهترین ترکیب از تمام جمع کننده‌های تقریبی خانواده AMA در ساختار RCA تقریبی دارای NMED = ۰,۰۴۹۸ و MRED = ۰,۰۱۶۲ بوده و این در حالی است که AMA در ساختار RCA تقریبی دارای NMED = ۰,۰۴۷۹ و MRED = ۰,۰۱۳۶۲ می‌باشد.

برخلاف خانواده AMA، در خانواده AFA و APFA همواره حالتی یافت می‌شود که موجب کاهش خطای نسبت به حالت تک می‌گردد. در خانواده AFA، تمام جمع کننده AFA<sub>۱</sub> و AFA<sub>۲</sub> از نظر مدار تولید کاملاً مشابه بوده ولی از نظر مدار Sum دقت AFA<sub>۱</sub> بیشتر می‌باشد. همچنین توان، تأخیر و PDP در AFA<sub>۱</sub> کمتر از AFA<sub>۳</sub> می‌باشد و به همین دلیل بهترین مصالحه از نظر دقت و کارایی (توان، تأخیر و PDP) زمانی رخ می‌دهد که در بیت‌های کم‌ارزش تقریبی از AFA<sub>۳</sub> و در پرازش‌ترین بیت تقریبی از AFA<sub>۱</sub> استفاده نماییم (به علت دقت بیشتر). این جمع کننده تقریبی را BestAFA می‌نامیم که نسبت به جمع کننده‌های تقریبی ساخته شده از AFA<sub>۱</sub> تنها و AFA<sub>۳</sub> AFA<sub>۱</sub> دارد. در مراتب بیشتری بوده و از نظر توان، تأخیر و PDP از AFA<sub>۳</sub> بهتر می‌باشد. ساختار جمع کننده تقریبی  $N$  بیتی BestAFA در شکل ۲-الف ارائه شده است. با توجه به شکل، برای  $N$  از AFA<sub>۱</sub> در کم‌ارزش‌ترین بیت استفاده شده و برای سایر بیت‌های از CMA استفاده نماییم. برای  $N > ۱$  در بیت‌های ۰ تا ۲ از NAB-۱ AFA<sub>۳</sub>، در بیت NAB-۱ AFA<sub>۱</sub> و در بیت‌های NAB تا ۱-۱ از CMA استفاده نماییم. همچنین برای خانواده APFA روند بالا تقریباً صادق می‌باشد. تمام جمع کننده‌های تقریبی APFA<sub>۱</sub> و APFA<sub>۲</sub> از نظر مدار کاملاً مشابه بوده ولی از نظر Cout مدار APFA<sub>۲</sub> به دلیل استفاده از Cin طبقه قبل، دقیق‌تر از APFA<sub>۱</sub> می‌باشد. در نتیجه بهترین مصالحه بین دقت و کارایی زمانی رخ می‌دهد که از APFA<sub>۲</sub> در بیت‌های پرازش‌تر تقریبی استفاده شود. این جمع کننده تقریبی را BestAPFA می‌نامیم که نسبت به جمع کننده‌های تقریبی ساخته شده از APFA<sub>۲</sub> تنها، دارای دقت و کارایی بهتری بوده و نسبت به APFA<sub>۱</sub> برای NAB از کوچک از نظر دقت مثل هم بوده و هرچه میزان NAB افزایش می‌یابد، میزان دقت APFA<sub>۱</sub> بهتر از BestAPFA می‌گردد. از نظر کارایی همواره APFA<sub>۱</sub> وضعیت بهتری دارد.

ساختار جمع کننده تقریبی  $N$  بیتی BestAPFA در شکل ۲-ب ارائه شده که با توجه به شکل، برای  $N$  از APFA<sub>۱</sub> در کم‌ارزش‌ترین بیت استفاده گردیده و برای سایر بیت‌ها از CMA استفاده نماییم. با توجه به جدول ۱، تمام جمع کننده‌های تقریبی AFA<sub>۱</sub> و APFA<sub>۲</sub> زمانی که Cin = ۰ باشد، خروجی‌هایشان دقیق است. همچنین برای جمع دو عدد بدون علامت  $C_0 = ۰$  بوده و بقیه بیت‌ها دقیق می‌باشند. در نتیجه در APFA<sub>۱</sub> و APFA<sub>۲</sub> برای NAB<sub>۱</sub> جمع کننده دقیق عمل می‌کند و به دلیل کارایی بهتر APFA<sub>۱</sub> برای NAB<sub>۱</sub> از آن در ساختار BestAPFA استفاده می‌نماییم. برای  $N > ۱$  در بیت‌های ۰ تا ۲-۱ NAB از APFA<sub>۱</sub>، در بیت-۱ NAB از APFA<sub>۲</sub> و در بیت‌های NAB تا ۱-۱ از CMA استفاده نماییم.

#### ۴-۲ ارزیابی کارایی جمع کننده RCA تقریبی

به منظور ارزیابی کارایی (توان، تأخیر و PDP) RCA تقریبی لبیتی از شبیه‌ساز HSPICE و فناوری ۳۲ nm استفاده نماییم. برای این کار،

AMA است (۶۵/۳۲ در برابر ۶۴/۶۶). این مسئله به دلیل وجود محدود نقاطی در شبیه‌سازی مونت کارلو می‌باشد که مقادیر توان، تأخیر یا PDP بسیار کمی نسبت به مقدار میانگین داشته و از این رو موجب افزایش انحراف معیار و در نتیجه افزایش مقدار  $C$  می‌گردد. بر اساس مشاهدات انجام‌شده روی نتایج حاصل از شبیه‌سازی مونت کارلو، برخی سناریوهای خاص ورودی دارای ضربی تغییرپذیری بسیار بزرگ می‌باشند که همین سناریوهای خاص، باعث افزایش میانگین ضربی تغییرپذیری می‌گردد. زمانی که از این تمام جمع کننده‌های تقریبی در کاربردهای واقعی استفاده می‌شود، به ازای برخی ورودی‌ها احتمال رخداد این سناریوها کمتر بوده و میزان تغییرپذیری این تمام جمع کننده‌های تقریبی به تغییرپذیری سایر تمام جمع کننده‌های تقریبی نزدیک می‌گردد.

#### ۴-۳ ارزیابی جمع کننده RCA تقریبی با استفاده از تمام جمع کننده‌های تقریبی


در این بخش قصد داریم از تمام جمع کننده‌های تقریبی بررسی شده در بخش قبل، در ساختار جمع کننده RCA استفاده نموده و در این حالت کارایی، خطای و اثرات تغییرپذیری را مورد ارزیابی قرار دهیم. در مقالاتی که به ارائه تمام جمع کننده تقریبی می‌پردازند، معمولاً از آن در ساختار جمع کننده با انتشار نقلی<sup>۱</sup> (RCA) استفاده می‌نمایند و به دلیل ساختار جمع کننده با پیش‌بینی رقم نقلی<sup>۲</sup> (CLA)، نمی‌توان از تمام جمع کننده تقریبی در این جمع کننده‌ها استفاده نمود (در CLA معمولاً از گیت‌های Xor و Or And مصرفی می‌شود). همچنین جمع کننده RCA از نظر توان مصرفی بهتر از CLA است ولی از نظر تأخیر CLA بهتر می‌باشد. در نتیجه با توجه به قابلیت استفاده مستقیم از واحدهای تمام جمع کننده RCA در ساختار جمع کننده CLA، در این بخش از جمع کننده RCA برای ارزیابی استفاده خواهد شد. برای این منظور یک جمع کننده RCA با ۸ بیت طراحی نموده و در بیت‌های اول تا چهارم آن از تمام جمع کننده‌های تقریبی استفاده می‌نماییم. در نتیجه ۴ دسته مختلف خواهیم داشت که در دسته اول (NAB<sub>۱</sub>) از تمام جمع کننده‌های تقریبی تنها در ۱ بیت کم‌ارزش، در دسته دوم (NAB<sub>۲</sub>) از تمام جمع کننده‌های تقریبی تنها در ۲ بیت کم‌ارزش و در دسته چهارم (NAB<sub>۴</sub>) از تمام جمع کننده‌های تقریبی در ۴ بیت کم‌ارزش استفاده خواهد شد. تعداد بیت‌های تقریبی یک جمع کننده را NAB می‌نامیم. همچنین برای خانواده‌های AFA، AMA و APFA برای طراحی RCA، حالت‌های مختلف قرارگیری تمام جمع کننده‌های از یک خانواده را در کنار هم مورد ارزیابی قرار داده و به دنبال افزایش دقت در کنار کارایی قابل قبول می‌باشیم.

#### ۴-۴ ارائه بهترین جمع کننده تقریبی RCA بر اساس APFA و AFA

در این بخش ما ترکیب‌های مختلف قرارگیری تمام جمع کننده‌های از یک خانواده را در کنار هم مورد ارزیابی قرار می‌دهیم. برای یافتن بهترین ترکیب برای RCA به ازای مقادیر مختلف N و NAB، همه حالات ممکن را در نظر گرفته و مقادیر توان، تأخیر و خطای را محاسبه می‌نماییم. بر اساس نتایج حاصل از شبیه‌سازی‌ها، ترکیب‌های مختلف از تمام جمع کننده‌های خانواده AMA همواره منتج به افزایش خطای نسبت به

1. Ripple Carry Adder

2. Carry Look-Ahead Adder



شکل ۲: ساختار جمع‌کننده‌های تقریبی پیشنهادی، (الف) BestAFA و (ب) BestAPFA

کاهش توان ۳۸ تا ۲۲ درصدی، کاهش تأخیر ۱۶ تا ۴ درصدی و کاهش PDP حدود ۳۵ تا ۵۴ درصدی می‌گردد. همچنین خاتواده APFA موجب کاهش توان ۲۹ تا ۴۱ درصدی، کاهش تأخیر ۲۶ تا ۳۲ درصدی و کاهش PDP حدود ۴۷ تا ۵۹ درصدی می‌گردد. مثلاً APFA<sub>1</sub> موجب کاهش توان، تأخیر و PDP به میزان ۱/۷۲٪، ۳۱/۹۱٪ و ۵۹/۱۷٪ می‌گردد. از نظر میانگین PDP نسبت به CMA، جمع کننده‌های VAFA، NFAX و TGA<sub>2</sub> و LOA به ترتیب موجب کاهش ۰/۹٪، ۳۳/۵٪، ۵۵/۱۸٪ و ۱۶/۷٪ می‌شوند. همچنین از نظر میانگین PDP نسبت به CMA، جمع کننده‌های تقریبی BestAFA و BestAPFA به ترتیب موجب کاهش PDP حدود ۵۰/۰٪ و ۵۶/۵٪ می‌شوند.

#### ۴-۳ ارزیابی خطای جمع کننده RCA تقریبی

برای ارزیابی خطای جمع کننده RCA تقریبی، در محیط Matlab تمامی حالات ورودی ممکن برای جمع دو عدد لمبیتی بدون علامت را در

تقریبی تشکیل شده است (NAB1)، تمامی حالات (NAB1) ۶۵۵۳۶ سناریویی ورودی) جمع دو عدد لمبیتی بدون علامت را تحت شبیه‌سازی قرار داده و مقادیر میانگین و ماکسیمیم پارامترهای توان، تأخیر و PDP را به دست می‌آوریم. این کار برای هر یک از دسته‌های NAB2 نیز انجام می‌گیرد. نتایج حاصل برای NAB4 در جدول ۵ ارائه شده است.

با توجه به جدول ۵ در RCA تقریبی لمبیتی با NAB4، از نظر کارایی (توان، تأخیر و PDP)، همواره LOA بهترین بوده و جایگاه دوم متعلق به APFA می‌باشد. بدترین کارایی تقریباً متعلق به VAFA است، به جز تأخیر متوسط که AMA2 بدترین می‌باشد. چنین نتایجی برای ۱ NAB1 تا NAB3 نیز صادق است. کمترین مساحت به ترتیب مربوط به LOA و TAFA بوده و VAFA بیشترین مساحت را اشغال می‌کند.

بر اساس نتایج میانگین جدول ۵ در مقایسه با CMA، خانواده موجب کاهش توان ۲۵ تا ۳۵ درصدی، کاهش تأخیر ۱۳ تا ۲۶ درصدی و کاهش PDP حدود ۳۵ تا ۵۱ درصدی، م، گ، دد. خانواده AFA محب

جدول ۵: توان، تأخیر، PDP متوسط و ماسکیمم و مساحت جمع‌کننده‌ها در NAB<sup>۴</sup>.

Adders	Power (μw)		Delay (ps)		PDP (fj)		Area
	Avg	Max	Avg	Max	Avg	Max	# of Tran
CMA	20.95	24.87	127.33	296.9	2.85	5.23	224
AMA1	15.39	20.31	94.57	169.6	1.48	2.87	192
AMA2	15.66	18.34	110.39	192.6	1.71	2.73	168
AMA3	13.47	17.72	93.36	170.7	1.19	2.30	156
VAFA	17.33	25.01	97.86	246.8	1.77	4.87	208
NFAX	12.66	17.72	87.49	173.7	1.17	2.56	168
TGA2	13.27	17.56	87.36	163.4	1.19	2.28	200
LOA	11.41	15.69	85.09	161.2	1.01	2.91	142
AFA1	12.83	16.33	93.45	179.4	1.21	2.12	144
AFA2	16.21	19.45	10.675	185.9	1.72	7.82	184
AFA3	14.27	17.70	93.35	179.5	1.34	4.02	168
APFA1	12.21	16.24	85.70	161.3	1.08	1.52	176
APFA2	14.71	18.45	93.85	182.7	1.39	6.2	184
BestAFA	13.93	20.17	93.36	179.5	1.31	4.22	162
BestAPFA	12.95	17.55	91.10	181.9	1.20	4.02	178

نسبت به APFA۱ بهتر شده که علت آن استفاده از APFA۲ در پرازش ترین بیت تقریبی BestAPFA می‌باشد که موجب افزایش دقت برای محاسبه بیت نقلی ورودی به بخش دقیق (CMA) می‌گردد. جمع‌کننده‌های AMA۲ و AMA۳ نسبت به خانواده APFA دارای خطای به مراتب بیشتری (خطای حدوداً ۲/۵ برابری دارند) هستند. مثلاً در NAB۲ برای AMA۳ دارای  $NMED = ۰,۰۰۲۰۶$  و برای NAB۱ برای APFA۱ دارای  $NMED = ۰,۰۰۴۹$  بوده است که بیانگر خطای ۴/۵ باره، می‌باشد.

به منظور مقایسه بهترین جمع کننده‌های تقریبی، کارایی و پارامترهای خطا را یک‌جا در نظر می‌گیریم. برای این منظور دو معیار<sup>۱</sup> PAN و PAM<sup>۲</sup> را برای جمع کننده‌های تقریبی تعریف می‌کنیم. معیار PAN حاصل ضرب سه پارامتر PDP متوسط، مساحت و NMED بوده و معیار PAM حاصل ضرب سه پارامتر PDP متوسط، مساحت و MRED است. در طراحی مدارهای تقریبی در صورت امکان همواره دنبال کاهش PDP، مساحت و خطا هستیم. در نتیجه هرچه معیارهای PAN و PAM کوچک‌تر باشند، بیانگر طراحی بهتری از نظر کارایی و خطا خواهند بود. در جدول ۶ مقادیر معیارهای PAN و PAM برای جمع کننده‌های تقریبی مختلف به ازاء NAR<sup>۳</sup>ها، گمناگم. ارائه شده است.


بر اساس جدول ۶ برای معیار PAN همواره APFA۱ بهترین بوده و  
جایگاه دوم متعلق به BestAPFA است. بدترین PAN در  $NAB = ۱$   
برای AMA۱، در  $NAB = ۲$  برای NFAx و در  $NAB = ۳, ۴$  برای  
AFA۲ می‌باشد. جمع کننده تقریبی BestAFA نسبت به AFA۳ به ازای  
 $NAB = ۱, ۲, ۳, ۴$  موجب کاهش PAN به ترتیب  $\% ۷۲ / ۴ / ۸۸ / ۲۰$ ٪  
و  $\% ۴۳ / ۴۳ / ۲۳ / ۲۱$ ٪ می‌گردد. در نتیجه BestAFA از نظر مصالحه بین  
کارآیی، و دققت نسبت به خانواده AFA بهتر می‌باشد.

با توجه به جدول ۶ جمع‌کننده تقریبی BestAPFA نسبت به APFA۲ به ازای NAB = ۲, ۳, ۴ می‌گردد. در نتیجه BestAPFA از نظر مصالحه بین PAN می‌باشد.


نظر گرفته و از پارامترهای خطای ER و NMED MRED (۳) تا (۵) استفاده می‌نماییم. در شکل‌های ۳ تا ۵ پارامترهای خطای نشان داده شده است. با توجه به جدول ۱، تمام جمع‌کننده‌های تقریبی APFA۱ و APFA۲ زمانی که  $Cin = 0$  باشد، خروجی‌هایشان دقیق هستند. همچنین برای جمع دو عدد بدون علامت  $Cin = 0$  بوده و در حالت NAB۱ تنها کم‌ازش ترین بیت تقریبی بوده و ۷ بیت دیگر دقیق می‌باشند. در نتیجه در APFA۱ و APFA۲ برای BestAPFA NAB۱ تمام ۸ بیت جمع‌کننده، دقیق عمل کرده و به همین دلیل در شکل‌های ۳ تا ۵ پارامترهای خطای NAB۱ برای این جمع‌کننده‌های تقریبی برابر صفر می‌باشند.

بر اساس شکل ۳، جمع کننده‌های تقریبی APFA۱، APFA۲ و APFA۳ به BestAPFA کاملاً مشابه هم بوده و کمترین نرخ خطا را به ازای NFAx های مختلف دارا هستند. بیشترین نرخ خطا نیز متعلق به NAB می‌باشد. با توجه به شکل ۴، کمترین خطای NMED در NAB = ۱,۲ می‌باشد. مشترکاً متعلق به APFA۱، APFA۲ و APFA۳ است، در BestAPFA کمترین NMED مشترکاً متعلق به APFA۱ و APFA۲ می‌باشد. بوده و در NAB = ۴ کمترین NMED متعلق به BestAPFA می‌باشد. برای NAB = ۳, ۴ به ترتیب APFA۱ و APFA۲ در جایگاه دوم قرار دارند. بیشترین خطای NMED در NAB = ۱, ۲ MRED کمترین خطای NMED در NAB = ۱, ۲ مشترکاً متعلق به APFA۱، APFA۲ و APFA۳ است، در NAB = ۳ کمترین MRED مشترکاً متعلق به BestAPFA و APFA۲ و APFA۳ است و در NAB = ۴ کمترین MRED مشترکاً متعلق به APFA۱ و APFA۲ و APFA۳ است. برای NAB = ۳, ۴ به ترتیب BestAPFA و APFA۱ در جایگاه دوم قرار دارند. بیشترین MRED در APFA۱ و APFA۲ و APFA۳ بوده و برای NAB = ۲, ۳, ۴ متعلق به AMA<sup>۳</sup> می‌باشد. برای NFAx


با توجه به شکل‌های ۴ و ۵، جمع‌کننده BestAPFA از نظر خطای همواره بهتر از AFA<sub>1</sub> و AFA<sub>3</sub> می‌باشد (به جز NAB که از نظر خطای مشابه است)، ولی جمع‌کننده BestAPFA برای NAB = ۱,۲,۳ از نظر خطای مشابه APFA<sub>1</sub> بوده و برای NAB = ۴ خطای کمتری دارد. هرچه تعداد پیت‌های تقسیمی را افزایش دهیم، عملکرد BestAPFA از نظر خطای




شکل ۶: اثرات تغییرپذیری روی توان جمع‌کننده‌های تقریبی بهازی NAB‌های مختلف.



شکل ۳: نرخ خطای جمع‌کننده‌های لمبیتی مختلف برای NAB‌های گوناگون.



شکل ۷: اثرات تغییرپذیری روی تأخیر جمع‌کننده‌های تقریبی بهازی NAB‌های مختلف.



شکل ۸: اثرات تغییرپذیری روی PDP جمع‌کننده‌های تقریبی بهازی NAB‌های مختلف.


شده است.

بر اساس شکل‌های ۶ تا ۸ با افزایش NAB مقدار تغییرپذیری توان، تأخیر و PDP جمع‌کننده‌های تقریبی افزایش می‌یابد. با توجه به شکل ۶ کمترین تغییرپذیری‌های توان به ترتیب متعلق به AMA2 با حدود ۶۰٪، AFA2 با حدود ۶۱٪، AFA1 با حدود ۶۲٪ و TGA2 با حدود ۶۵٪ است. بیشترین تغییرپذیری‌های توان به ترتیب متعلق به TGA2 با حدود ۸۰٪، APFA1 با حدود ۷۴٪ و APFA2 با حدود ۷۵٪ درصد می‌باشد. بر اساس شکل ۷، تغییرپذیری تأخیر جمع‌کننده‌های تقریبی مختلف بسیار به هم نزدیک است، به گونه‌ای که کمترین تغییرپذیری تأخیر متعلق به VAFA با حدود ۱۰٪ درصد و بیشترین آن متعلق به NFAX با حدود ۲۶٪ درصد می‌باشد. با توجه به شکل ۸، کمترین تغییرپذیری‌های PDP به ترتیب متعلق به AMA2 با حدود ۴۵٪، AFA2 با حدود ۴۶٪، AFA1 با حدود ۴۶٪ درصد و TGA2 با حدود ۴۸٪ درصد می‌باشد. بیشترین تغییرپذیری‌های PDP به ترتیب متعلق به TGA2 با حدود ۶۱٪ و APFA1 با حدود ۶۷٪ درصد می‌باشد. درصدهایی که در این قسمت گزارش نمودیم، میانگین تغییرپذیری‌های


APFA1 و دقت نسبت APFA2 بهتر می‌باشد. با توجه به این که NAB1 کاملاً در حالت جمع دو عدد بدون علامت برای PAN و PAM متناظر با این حالات دقیق می‌باشدند، در نتیجه مقادیر PAN و PAM نیز روند تغییرگیری‌های فوق برابر صفر است. در مورد معیار PAM نیز روند تغییرگیری‌های فوق صادق می‌باشد.

#### ۴-۴ ارزیابی تغییرپذیری جمع‌کننده RCA تقریبی

به منظور ارزیابی تغییرپذیری فرایند D2D پارامتر  $V_{th}$  روی RCA تقریبی ایتی از شبیه‌ساز HSPICE نمود. فناوری nm ۳۲ و شبیه‌سازی نقطه‌ای مونت کارلو استفاده می‌کنیم. برای ارزیابی اثرات تغییرپذیری پارامتر  $V_{th}$  روی جمع‌کننده‌های مختلف، تمامی سناریوهای ورودی ممکن را اعمال نموده و اثرات تغییرپذیری توان، تأخیر و PDP با استفاده از (۶) تا (۹) محاسبه می‌گردیم. در نهایت میانگین تغییرپذیری همه سناریوهای ورودی به عنوان تغییرپذیری نهایی در نظر گرفته می‌شود. در شکل‌های ۶ تا ۸ مقادیر  $C$  توان، تأخیر و PDP برای جمع‌کننده‌های مختلف ارائه



شکل ۱۰: اثرات تغییرپذیری روی PDP کاربرد Smoothing به ازای NAB های مختلف.



شکل ۹: اثرات تغییرپذیری روی PDP کاربرد Sharpening به ازای NAB های مختلف.

جدول ۶: مقادیر معیارهای PAN و PAM برای جمع کننده‌های تقریبی مختلف به ازای NAB های گوناگون.

Adders	PAN ( $10^{-6}$ )				PAM ( $10^{-6}$ )			
	NAB1	NAB2	NAB3	NAB4	NAB1	NAB2	NAB3	NAB4
AMA1	۴۹۸	۷,۲۸	۹,۸۱	۱۳,۶۱	۱۳,۹۹	۲۰,۵۱	۲۷,۷۴	۳۸,۶۶
AMA2	۲۵۸	۶,۴۷	۱۲,۱۵	۲۰,۴۲	۷,۳۰	۱۸,۴۴	۳۵,۱۰	۶۰,۳۱
AMA3	۴,۶۷	۸,۱۰	۱۲,۳۰	۱۰,۴۱	۱۳,۱۶	۲۲,۸۷	۳۴,۹۶	۵۰,۱۰
VAFA	۲,۶۷	۶,۹۶	۱۳,۵۵	۲۷,۰۷	۷,۳۶	۱۸,۹۶	۳۶,۲۷	۷۰,۴۱
NFAx	۴,۷۹	۱۰,۰۹	۱۵,۳۴	۲۲,۳۷	۱۳,۳۷	۲۸,۴۰	۴۲,۷۸	۶۵,۵۴
TGA2	۴,۶۷	۵,۷۷	۷,۶۸	۱۰,۴۶	۱۳,۱۱	۱۶,۲۷	۲۲,۳۰	۲۹,۸۴
LOA	۲,۲۱	۴,۰۳	۶,۲۸	۸,۱۱	۶,۰۸	۱۱,۰۲	۱۶,۹۴	۲۱,۴۲
AFA1	۲,۲۹	۵,۹۸	۱۰,۲۷	۱۴,۸۱	۶,۴۸	۱۶,۹۶	۲۹,۴۱	۴۳,۲۰
AFA2	۲,۶۲	۷,۸۵	۱۶,۵۱	۲۹,۹۸	۷,۲۵	۲۱,۵۰	۴۴,۶۹	۷۹,۴۵
AFA3	۲,۴۱	۵,۷۰	۱۰,۰۵	۱۵,۵۴	۶,۶۳	۱۵,۶۰	۲۷,۱۵	۴۱,۰۶
APFA1	•	۱,۷۶	۴,۶	۶,۵۴	•	۴,۸۵	۱۱,۲	۱۷,۴۲
APFA2	•	۲,۰۰	۵,۲۴	۹,۶۲	•	۵,۴۸	۱۴,۲۴	۲۵,۶۶
BestAFA	۲,۲۹	۴,۵۱	۷,۷۲	۱۱,۹۰	۶,۴۸	۱۲,۸۸	۲۲,۳۳	۳۵,۱۸
BestAPFA	•	۱,۹۰	۴,۳۳	۷,۱۷	•	۵,۲۱	۱۱,۷۵	۱۹,۱۹

جمع کننده‌های تقریبی ۱۴ بیتی با  $NAB = ۲, ۴, ۶$  استفاده می‌نماییم. تصویر ۲۵۶ × ۲۵۶ را به عنوان ورودی به آن اعمال می‌نماییم. تصاویر استفاده شده در مقاله عبارت هستند از Baboon، Cameraman، Lena، Rice و House. استفاده از جمع کننده‌های تقریبی در ساختار کاربردهای پردازش تصویر Smoothing و Sharpening موجب کاهش توان، تأخیر و PDP می‌گردد، ولی با توجه به این که بخش اصلی توان، تأخیر و PDP در این کاربردها متعلق به ضرب کننده دقیق است، در نتیجه میزان کاهش نسبت به بخش ۴-۲ (RCA) کمتر می‌باشد.

برای ارزیابی اثرات تغییرپذیری فرایند D2D پارامتر  $V_{th}$  روی این کاربردها، از شبیه‌سازی ۱۰۲۴ نقطه‌ای مونت کارلو در فناوری ۳۲ nm استفاده می‌نماییم. میزان تغییرات  $V_{th}$  نسبت به حالت نامینال را توزیع گوسی در نظر خواهیم گرفت. میانگین تغییرپذیری همه سنتروپوهای ورودی به عنوان تغییرپذیری نهایی در نظر گرفته می‌شود. در شکل‌های ۹ و ۱۰ اثرات تغییرپذیری روی PDP برای کاربردهای Sharpening و Smoothing به ازای NAB های گوناگون ارائه شده است. با توجه به شکل ۹ برای Sharpening، کمترین مقدار میانگین  $C_v$  متعلق به AFA2 با حدود ۲۷,۵۳ درصد و AMA1 با ۲۷,۵۴ درصد می‌باشد و بیشترین آن متعلق به VAFA با ۲۸,۴۴ درصد است. برای کاربرد Smoothing بر اساس شکل ۱۰، کمترین مقدار میانگین  $C_v$  متعلق به AMA2 AMA2 با حدود ۲۹,۹۴٪ و AFA1 با ۲۹,۹۷٪ می‌باشد و


NAB۱ تا NAB۴ است. از نظر تغییرپذیری توان و PDP، جمع کننده تقریبی BestAFA بهتر از BestAPFA بوده و از نظر تغییرپذیری تأخیر تقریباً مشابه هم هستند.

## ۵- نتایج شبیه‌سازی‌ها روی کاربردهای واقعی پردازش تصویر


از کاربردهای پردازش تصویر Smoothing و Sharpening به منظور ارزیابی تمام جمع کننده‌های تقریبی استفاده می‌نماییم [۳۶]. الگوریتم Sharpening از ضرب کننده، جمع کننده، تقسیم کننده و تفریق کننده تشکیل شده که در بیشتر مواقع اجرای کاربرد از ضرب کننده و جمع کننده استفاده می‌گردد. الگوریتم Smoothing نیز از ضرب کننده، جمع کننده و تقسیم کننده تشکیل گردیده که بیشتر زمان اجرای کاربرد مربوط به ضرب کننده و جمع کننده می‌باشد. در این مقاله از جمع کننده‌های تقریبی ۱۴ بیتی با ساختار RCA به جای جمع کننده‌های دقیق موجود در کاربردهای فوق استفاده شده و سایر واحدها دقیق می‌باشند.

## ۱- ارزیابی تغییرپذیری جمع کننده‌های تقریبی روی کاربردهای پردازش تصویر


ابتدا کاربردهای پردازش تصویر Smoothing و Sharpening را در محیط HSPICE پیاده‌سازی نموده و به جای جمع کننده‌های دقیق از



شکل ۱۳: میانگین PSNR برای ۵ تصویر مختلف بهازی NAB های گوناگون در Smoothing.



شکل ۱۱: میانگین PSNR برای ۵ تصویر مختلف بهازی NAB های گوناگون در Sharpening.



شکل ۱۴: میانگین MSSIM برای ۵ تصویر مختلف بهازی NAB های گوناگون در Smoothing.

داده می‌شوند [۳۷]:

$$(1) \text{ میانگین مربع خطأ (MSE)}$$

$$(11) \quad MSE = \frac{1}{m \times n} \sum_{i=1}^m \sum_{j=1}^n (P_{i,j} - \hat{P}_{i,j})^2$$

$$(2) \text{ حداقل نسبت سیگنال به نویز (PSNR)}$$

$$(12) \quad PSNR = 10 \log \frac{255^2}{MSE}$$

$$(3) \text{ میانگین شباهت ساختاری (MSSIM)}$$

$$(13) \quad MSSIM = \frac{1}{m \times n} \sum_{i=1}^m \sum_{j=1}^n SSIM(P_{i,j}, \hat{P}_{i,j})$$

در روابط فوق،  $P_{i,j}$  بیانگر مقدار دقیق پیکسل در سطر  $i$  و ستون  $j$  تصویر نتیجه در حالت دقیق و  $\hat{P}_{i,j}$  بیانگر مقدار تقریبی پیکسل در سطر  $i$  و ستون  $j$  تصویر نتیجه در حالت تقریبی است.  $m$  و  $n$  نیز به ترتیب بیانگر اندازه سطر و ستون تصویر می‌باشند.

به منظور مقایسه تمام جمع‌کننده‌های تقریبی از خطأ با یکدیگر، کاربردهای Smoothing و Sharpening را در Matlab پیاده‌سازی نموده و به جای جمع‌کننده‌های دقیق از جمع‌کننده‌های تقریبی ۱۴ بیتی با  $NAB = 1$  to  $6$  استفاده می‌نماییم. برای ورودی نیز ۵ تصویر  $256 \times 256$  را به این کاربردها داده و مقدار میانگین PSNR و MSSIM این تصاویر را به ازای  $NAB = 1$  to  $6$  در شکل‌های ۱۱ تا ۱۴ نموده‌ایم. همان‌گونه که در بخش ۴-۳ توضیح دادیم، جمع‌کننده‌های

بیشترین آن متعلق به VAFA با  $C_v = 31/32$  درصد است. همان‌گونه که در شکل‌های ۹ و ۱۰ مشاهده می‌شود در کاربردهای مورد نظر، تغییرپذیری PDP تمام جمع‌کننده‌های تقریبی مختلف تقریباً نزدیک به هم می‌باشدند که علت آن، سهم کمتر جمع‌کننده‌های تقریبی در PDP کاربردهای فوق نسبت به ضرب کننده دقیق می‌باشد. برای نتایج فوق، از  $C_v$  سه حالت میانگین  $C_v$  در NAB<sub>۶</sub> و NAB<sub>۴</sub> در شکل‌ها میانگین گرفته و آن را به عنوان میانگین  $C_v$  در نظر می‌گیریم. وقتی شکل ۸ را با شکل‌های ۹ و ۱۰ مقایسه می‌نماییم، دو تفاوت مشاهده می‌گردد. اولاً اثرات تغییرپذیری ( $C_v$ ) در شکل ۸ حدود ۵٪ می‌باشد. علت است، ولی این مقادیر برای شکل‌های ۹ و ۱۰ حدود ۳۰٪ می‌باشد. این امر، سهم کمتر جمع‌کننده‌های تقریبی در PDP این کاربردها است، زیرا در این کاربردها ضرب کننده‌ها بیشترین سهم PDP را دارا بوده و در نتیجه میزان  $C_v$  کل کاربرد، تأثیر کمتری از  $C_v$  جمع‌کننده‌های تقریبی می‌پذیرد. ثانیاً روند تغییرپذیری در این شکل‌ها یکسان نیست. مثلاً در شکل ۸ جمع‌کننده‌های NFAX و TGA2 بیشترین تغییرپذیری را داشتند و لی در کاربردهای فوق معمولاً VAFA بیشترین تغییرپذیری را دارد. علت این تفاوت آن است که تغییرپذیری به ورودی وابسته بوده و ورودی‌های جمع‌کننده‌های تقریبی در شکل ۸ دارای توزیع یکنواخت هستند، ولی در کاربردهای واقعی فوق و برای تصاویر مختلف، یکنواختی در مقادیر پیکسل‌های ورودی وجود ندارد.

## ۲-۵ ارزیابی خطای جمع‌کننده‌های تقریبی دوی کاربردهای پردازش تصویر

در الگوریتم‌های پردازش تصویر مانند Smoothing و Sharpening برخی از مهم‌ترین پارامترهایی که برای مقایسه روش‌های مختلف به کار می‌روند عبارت هستند از MSE، PSNR و MSSIM که در ادامه شرح

1. Mean Square Error

2. Peak Signal-to-Noise Ratio

3. Mean Structural SIMilarity Index



شکل ۱۵: خروجی کاربرد Sharpening برای تصویر ورودی Lena بهازای NAB<sup>۴</sup> برای جمع کننده‌های تقریبی مختلف.

NAB = ۳, ۴ برای VAFA و در NAB = ۶ متعلق به AMA<sup>۳</sup>، در NAB = ۲ to ۶ متعلق به APFA<sup>۲</sup> است.

بر اساس شکل ۱۳ در کاربرد Smoothing، برای NAB = ۲ to ۶ همواره BestAPFA بیشترین PSNR را داشته و جایگاه دوم متعلق به APFA<sup>۲</sup> می‌باشد. کمترین PSNR در NAB = ۱ متعلق به AMA<sup>۳</sup> و TGA<sup>۲</sup> برای NAB = ۲ به AMA<sup>۱</sup> و در NAB = ۱, ۳ به AMA<sup>۱</sup> برای NAB = ۲ متعلق به NFAx<sup>۱</sup> است. با توجه به شکل ۱۴، در NAB = ۳ to ۶ برای VAFA است. بر اساس شکل ۱۱ در کاربرد Sharpening، برای NAB = ۲ to ۴ همواره BestAPFA و برای APFA<sup>۲</sup> بیشترین MSSIM میزان میزان APFA<sup>۱</sup> می‌باشد. کمترین میزان APFA<sup>۱</sup> در NAB = ۴ to ۶ متعلق به AMA<sup>۲</sup> است. در NAB = ۱, ۳ برای AMA<sup>۱</sup>، در NAB = ۲ برای NFAx<sup>۱</sup> در NAB = ۱, ۳ برای AMA<sup>۱</sup>، در NAB = ۲ برای VAFA است. برای مقایسه شهودی کیفیت خروجی جمع کننده‌های مختلف، در شکل ۱۵ برای الگوریتم Sharpening و تصویر ورودی Lena به ازای NAB<sup>۴</sup> تصاویر خروجی به همراه مقادیر PSNR برای جمع کننده‌های مختلف ارائه شده است. روند نمودارهای شکل ۱۱ نیز در این شکل تکرار شده و همان گونه که مشاهده می‌شود، بیشترین مقدار PSNR متعلق به

تقریبی APFA<sup>۱</sup> و APFA<sup>۲</sup> در NAB<sup>۱</sup> برای جمع دو عدد بدون علامت کاملاً دقیق می‌باشد، به همین دلیل در شکل‌های ۱۱ و ۱۳ برای NAB<sup>۱</sup> این جمع کننده‌ها مقدار PSNR بی‌نهایت بوده که ما در شکل ۱۱ به جای بی‌نهایت از ۷۵ dB در شکل ۱۳ به جای بی‌نهایت از ۶۵ dB استفاده نموده‌ایم. مقدار MSSIM نیز در این حالات برابر ۱ است. در نتیجه بیشترین مقدار PSNR برای NAB<sup>۱</sup> در این کاربردها متعلق به BestAPFA و APFA<sup>۱</sup>، APFA<sup>۲</sup> می‌باشد.

بر اساس شکل ۱۱ در کاربرد Sharpening، برای NAB = ۵, ۶ همواره APFA<sup>۲</sup> و برای BestAPFA NAB = ۲ to ۴ متعلق به APFA<sup>۱</sup> است. در NAB = ۲ to ۴ برای APFA<sup>۲</sup>، برای NAB = ۳, ۴ برای APFA<sup>۱</sup>، در NAB = ۱, ۲ برای AMA<sup>۲</sup> می‌باشد. کمترین PSNR در NAB = ۵ برای APFA<sup>۲</sup>، در NAB = ۳, ۴ برای APFA<sup>۱</sup>، در NAB = ۱, ۲ برای AMA<sup>۲</sup> می‌باشد. در شکل ۱۲، بیشترین میزان MSSIM در NAB = ۲ to ۴ برای NAB = ۶ متعلق به AMA<sup>۳</sup> است. در NAB = ۳ to ۶ برای VAFA است. با توجه به شکل ۱۲، بیشترین میزان MSSIM در NAB = ۲ to ۴ برای NAB = ۶ متعلق به APFA<sup>۲</sup> است. در NAB = ۵ برای BestAPFA، در NAB = ۶ برای APFA<sup>۲</sup>، در NAB = ۱, ۲, ۵ برای TGA<sup>۲</sup> می‌باشد. کمترین PSNR در NAB = ۱, ۲, ۵ برای TGA<sup>۲</sup> می‌باشد.

- Computers & Electrical Engineering*, vol. 87, Article ID: 106761, 14 pp., Oct. 2020.
- [11] T. Yang, T. Ukezono, and T. Sato, "A low-power configurable adder for approximate applications," in *Proc. 19th Int. Symp. on Quality Electronic Design, ISQED'18*, pp. 347-352, Santa Clara, CA, USA, 13-14 Mar. 2018.
- [12] T. Ukezono, "An error corrector for dynamically accuracy-configurable approximate adder," in *Proc. 6th Int. Symp. on Computing and Networking Workshops, CANDARW'18*, pp. 145-151, Takayama, Japan, 27-30 Nov. 2018.
- [13] H. R. Mahdiani, A. Ahmadi, S. M. Fakhraie, and C. Lucas, "Bio-inspired imprecise computational blocks for efficient VLSI implementation of soft-computing applications," *IEEE Trans. on Circuits and Systems I: Regular Papers*, vol. 57, no. 4, pp. 850-862, Apr. 2009.
- [14] A. M. Hassani, M. Rezaalipour, and M. Dehyadegari, "A novel ultra low power accuracy configurable adder at transistor level in *Proc. 8th Int. Conf. on Computer and Knowledge Engineering, ICCKE'18*, pp. 165-170, Mashhad, Iran, 25-26 Oct. 018.
- [15] A. Dalloo, A. Najafi, and A. Garcia-Ortiz, "Systematic design of an approximate adder: the optimized lower part constant-or adder," *IEEE Trans. on Very Large Scale Integration (VLSI) Systems*, vol. 26, no. 8, pp. 1595-1599, Aug. 2018.
- [16] L. B. Soares, M. M. A. da Rosa, C. M. Diniz, E. A. C. da Costa, and S. Bampi, "Design methodology to explore hybrid approximate adders for energy-efficient image and video processing accelerators," *IEEE Trans. on Circuits and Systems I: Regular Papers*, vol. 66, no. 6, pp. 2137-2150, Jun. 2019.
- [17] S. Mazahir, M. K. Ayub, O. Hasan, and M. Shafique, "Probabilistic error analysis of approximate adders and multipliers," *Approximate Circuits: Springerpp*. 99-120, Dec. 2019.
- [18] Y. Wu, Y. Li, X. Ge, Y. Gao, and W. Qian, "An efficient method for calculating the error statistics of block-based approximate adders," *IEEE Trans. on Computers*, vol. 68, no. 1, pp. 21-38, Jan. 2018.
- [19] O. Akbari, M. Kamal, A. Afzali-Kusha, and M. Pedram, "RAP-CLA: a reconfigurable approximate carry look-ahead adder," *IEEE Trans. on Circuits and Systems II: Express Briefs*, vol. 65, no. 8, pp. 1089-1093, Nov. 2016.
- [20] H. A. Almurib, T. N. Kumar, and F. Lombardi, "Approximate DCT image compression using inexact computing," *IEEE Trans. on Computers*, vol. 67, no. 2, pp. 149-159, Jul. 2017.
- [21] V. Gupta, D. Mohapatra, S. P. Park, A. Raghunathan, and K. Roy, "IMPACT: imprecise adders for low-power approximate computing," in *Proc. of the 17th IEEE/ACM Int. Symp. on Low-Power Electronics and Design*, pp. 409-414, Fukuoka, Japan, 1-3 Aug. 2011.
- [22] V. Gupta, D. Mohapatra, A. Raghunathan, and K. Roy, "Low-power digital signal processing using approximate adders," *IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems*, vol. 32, no. 1, pp. 124-137, Dec. 2012.
- [23] Z. Yang, A. Jain, J. Liang, J. Han, and F. Lombardi, "Approximate XOR/XNOR-based adders for inexact computing," in *Proc. 13th IEEE Int. Conf. on Nanotechnology, IEEE-NANO'13*, pp. 690-693, Beijing, China, 5-8 Aug. 2013.
- [24] H. A. Almurib, T. N. Kumar, and F. Lombardi, "Inexact designs for approximate low power addition by cell replacement," in *Proc. Design, Automation & Test in Europe Conf. & Exhibition, DATE'16*, pp. 660-665, Dresden, Germany, 14-18 Mar. 2016.
- [25] N. H. Weste and D. Harris, *CMOS VLSI Design: A Circuits and Systems Perspective*, Pearson Education India, 2015.
- [26] Z. Yang, J. Han, and F. Lombardi, "Transmission gate-based approximate adders for inexact computing," in *Proc. of the IEEE/ACM Int. Symp. on Nanoscale Architectures, NANOARCH'15*, pp. 145-150, Boston, MA, USA, 08-10 Jul. 2015.
- [27] S. Venkatachalam and S. B. Ko, "Design of power and area efficient approximate multipliers," *IEEE Trans. on Very Large Scale Integration (VLSI) Systems*, vol. 25, no. 5, pp. 1782-1786, Jan. 2017.
- [28] H. Waris, C. Wang, and W. Liu, "High-performance approximate half and full adder cells using NAND logic gate," *IEICE Electronics Express*, vol. 16, no. 6, pp. 36-43, Jun. 2019.
- [29] Y. S. Mehrabani, S. G. Gigasari, M. Mirzaei, and H. Uoosefian, "A novel highly-efficient inexact full adder cell for motion and edge detection systems of image processing in CNFET technology," *ACM J. of Emerging Technologies in Computing System*, vol. 18, no. 3, pp. 127-142, Mar. 2022.
- [30] Z. Zareei, M. Bagherizadeh, M. Shafabadi, and Y. S. Mehrabani, "Design of efficient approximate 1-bit full adder cells using CNFET technology applicable in motion detector systems," *Microelectronics J.*, vol. 108, Article ID: 104962, 15 pp., Feb. 2021.

PSNR در این APFA۲ و BestAPFA است. با توجه به این که مقادیر PSNR شکل بالا می‌باشد (حدود ۵۱/۴۳ دسی‌بل تا ۶۱/۳۳ دسی‌بل)، از نظر چشم انسان تفاوت چندانی بین این خروجی‌ها وجود ندارد ولی به ازای افزایش تعداد بیت‌های بخش تقریبی (افزایش NAB) این تفاوت‌ها نیز به چشم خواهد آمد.

## ۶- نتیجه‌گیری

در این مقاله دو تمام‌جمع‌کننده تقریبی جدید (APFA۱ و APFA۲) و یک جمع‌کننده تقریبی (BestAPFA) (ارائه شده و اثرات تغییرپذیری فرایند ساخت D2D پارامتر  $V_{th}$ ) روی تمام‌جمع‌کننده‌های تقریبی مورد ارزیابی قرار گرفته است. بر اساس نتایج شبیه‌سازی‌ها، در جمع‌کننده تقریبی از نظر معیار PAN، بهترین عملکرد متعلق به APFA۱ بوده و APFA۲ در جایگاه دوم قرار گرفت. به ازای های مختلف PAN نسبت به بدترین جمع‌کننده‌های تقریبی، موجب کاهش APFA۱ حدود ۷۵ تا ۸۳ درصدی می‌گردد. تمام‌جمع‌کننده‌های VAFA و TGA۲ تقریبی‌پذیری بیشتری نسبت به سایر تمام‌جمع‌کننده‌ها داشته و پس از آنها تغییرپذیری تمام‌جمع‌کننده‌ها و جمع‌کننده‌های پیشنهادی نیز قبل توجه می‌باشد. در کاربردهای Smoothing و Sharpening از نظر میانگین PSNR برای ۵ تصویر مختلف به ازای PAN های گوناگون، BestAPFA بیشترین PSNR را داشته و APFA۲ در جایگاه دوم قرار دارد. همچنین VAFA کمترین PSNR را دارد. در توجه از نظر مصالحه بین کارابی، دقت و تغییرپذیری، جمع‌کننده تقریبی APFA۱ برای ورودی‌های با توزیع یکنواخت و جمع‌کننده تقریبی BestAPFA برای کاربردهای واقعی، بهترین عملکرد را دارا می‌باشد.

## مراجع

- M. A. Laurenzano, P. Hill, M. Samadi, S. Mahlke, J. Mars, and L. Tang, "Input responsiveness: using canary inputs to dynamically steer approximation," *ACM SIGPLAN Notices*, vol. 51, no. 6, pp. 161-176, Santa Barbara CA, USA, 13 - 17 Jun. 2016.
- H. Esmaeilzadeh, A. Sampson, L. Ceze, and D. Burger, "Architecture support for disciplined approximate programming," *ACM SIGPLAN Notices*, vol. 47, no. 4, pp. 301-312, London UK, 3-7 Mar. 2012.
- S. Mittal, "A survey of techniques for approximate computing," *ACM Computing Surveys*, vol. 48, no. 4, Article ID: 62, 33 pp., May 2016.
- H. Jiang, C. Liu, L. Liu, F. Lombardi, and J. Han, "A review, classification, and comparative evaluation of approximate arithmetic circuits," *ACM J. on Emerging Technologies in Computing Systems*, vol. 13, no. 4, Article ID: 60, pp 1-34, Oct. 2017.
- C. Hernandez, A. Roca, F. Silla, J. Fliech, and J. Duato, "On the impact of within-die process variation in GALS-based NoC performance," *IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems*, vol. 31, no. 2, pp. 294-307, Feb. 2012.
- M. Mirzaei, M. Mosaffa, and S. Mohammadi, "Variation-aware approaches with power improvement in digital circuits," *Integration, the VLSI J.*, vol. 48, pp. 83-100, Jan. 2015.
- M. Mirzaei, M. Mosaffa, S. Mohammadi, and J. Trajkovic, "Power and variability improvement of an asynchronous router using stacking and dual-Vth approaches," in *Proc. Euromicro Conf. on Digital System Design*, pp. 327-334, Los Alamitos, CA, USA, 4-6 Sert. 2013.
- S. M. T. Adl, M. Mirzaei, and S. Mohammadi, "Elastic buffer evaluation for link pipelining under process variation," *IET Circuits, Devices & Systems*, vol. 12, no. 5, pp. 645-654, Sept. 2018.
- M. Mirzaei and S. Mohammadi, "Low-power and variation-aware approximate arithmetic units for Image Processing Applications," *AEU-International J. of Electronics and Communications*, vol. 138, Article ID: 153825, 13 pp., Aug. 2021.
- M. Mirzaei and S. Mohammadi, "Process variation-aware approximate full adders for imprecision-tolerant applications,"

محمد میرزایی تحصیلات خود را در مقطع کارشناسی مهندسی کامپیوتر (گرایش سخت افزار) در سال ۱۳۸۸ از دانشگاه مازندران (دانشگاه صنعتی نوشیروانی بابل) و در مقطع کارشناسی ارشد و دکترا مهندسی کامپیوتر (معماری کامپیوتر) به ترتیب در سال‌های ۱۳۹۲ و ۱۴۰۰ از دانشگاه تهران به پایان رسانده است. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: محاسبات تقریبی، تغییرپذیری فرایند، شبکه‌های روی تراشه، مدارهای آسنکرون و پردازش تصویر.

سیامک محمدی تحصیلات خود را در مقطع کارشناسی، کارشناسی ارشد و دکترا در رشته الکترونیک به ترتیب در سال‌های ۱۳۶۹، ۱۳۷۱ و ۱۳۷۵ در دانشگاه پاریس ۱۱ (اورسی) در فرانسه به پایان رسانده است و از سال ۱۳۸۴ مشغول فعالیت در دانشکده مهندسی برق و کامپیوتر، دانشگاه تهران است و هم اکنون دانشیار در همین دانشکده است. نامبرده قل از پیوستن به دانشگاه تهران بین سال‌های ۱۳۷۸ تا ۱۳۷۵ پژوهشگر در دانشگاه منچستر انگلستان بوده و سپس از ۱۳۷۸ تا ۱۳۸۴ در شرکت‌های صنعتی در کانادا مهندس طراح مدارهای مجتمع بوده است. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: طراحی مدارهای کم‌توان، معماری کامپیوتر، امنیت سخت افزاری، درستی سنجی مدارهای دیجیتال و طراحی سامانه‌های مانیتورینگ در حوزه سلامت.

- [31] S. H. Shahrokh, M. Hosseinzadeh, M. Reshadi, and S. Gorgin, "High-performance and low-energy approximate full adder design for error-resilient image processing," *International J. of Electronics*, vol. 109, no. 6, pp. 1059-1079, Aug. 2021.
- [32] Y. S. Mehrabani, M. Parsapour, M. Moradi, and M. Bagherizadeh, "A novel efficient CNFET-based inexact full adder design for image processing applications," *International J. of Nanoscience*, vol. 20, no. 2, pp. 21-30, Jan. 2015.
- [33] S. Salavati, M. H. Moaiyeri, and K. Jafari, "Ultra-efficient nonvolatile approximate full-adder with spin-Hall-assisted MTJ cells for in-memory computing applications," *IEEE Trans. on Magnetics*, vol. 57, no. 5, pp. 1-11, Mar. 2021.
- [34] G. Gulafshan, D. Hasan, and M. Khan, "Fast and Area Efficient Hybrid MTJ-CMOS Spintronic Approximate Adder," in *Proc. , 5th IEEE Int. Conf. on Emerging Electronic, ICEE'20*, New Delhi, India, 26-28 Nov. 2022.
- [35] -, *Predictive Technology Model*, Retrieved on Jan. 2, 2020, <http://ptm.asu.edu>
- [36] H. R. Myler and A. R. Weeks, *The Pocket Handbook of Image Processing Algorithms in C*, Prentice Hall Press, 2009.
- [37] Z. Wang, A. C. Bovik, H. R. Sheikh, and E. P. Simoncelli, "Image quality assessment: from error visibility to structural similarity," *IEEE Trans. on Image Processing*, vol. 13, no. 4, pp. 600-612, Apr. 2004.