


# بهبود نسبت جریان روشن به خاموش در ترانزیستورهای نانونوار گرافنی نوع شاتکی

فرزانه تقی‌پور، مرتضی قلی‌پور و بهرام عزیزالله گنجی



شکل ۱: (الف) شبکه لانه زنبوری نانونوار گرافنی نوع آرمچیر (AGNR) با ۶ خط دایمرو (ب) ساختار ترانزیستور نانونوار گرافنی نوع شاتکی متدالو [۱۴].

محدودیت‌های کوچک‌سازی سیلیکون را ندارد [۴] و [۵]. با توجه به این که گرافن به صورت صفحه‌ای می‌باشد، کنترل گیت روی حامل‌های آن به عنوان کانال ترانزیستور، بیشتر است.

گرافن دارای شکاف انرژی<sup>۱</sup> صفر است و از این رو خاصیت فلزی از خود نشان می‌دهد. با کاهش عرض آن و ایجاد نانونوار گرافنی، شکاف انرژی ایجاد می‌شود و خاصیت نیمه‌هادی پیدا می‌کند. برای تغییر شکاف انرژی نانونوار گرافنی می‌توان از روش‌های مختلفی همچون به کارگیری ساختارهای متفاوت اتصال اتم کردن، استفاده از اتم بور- نیترید و یا ترکیبی از این دو حالت در وسط نانوگرهای گرافنی استفاده کرد [۳] و [۶]. نانونوارهای گرافنی با توجه به شیوه قرارگیری اتم‌های کربن در لبه آنها به دو دسته ۱) نانونوارهای گرافنی نوع آرمچیر<sup>۲</sup> (AGNR) و ۲) نانونوارهای گرافنی نوع زیگزاگ<sup>۳</sup> (ZGNR) تقسیم می‌شوند. نانونوارهای گرافنی نوع زیگزاگ خاصیت فلزی دارند ولی نانونوارهای گرافنی نوع آرمچیر هم خاصیت نیمه‌هادی و هم فلزی دارند. در ترازنیستورهای AGNR شکاف انرژی بستگی به تعداد خطوط دایمرو<sup>۴</sup>  $N = 3p$  دارد. به ازای  $N = 3p + 1$  ( $p \in \mathbb{N}$ ) مقدار شکاف انرژی محدود است و خاصیت نیمه‌هادی دارد. به ازای  $N = 3p + 2$  مقدار شکاف انرژی بسیار کوچک است و AGNR رفتار فلزی خواهد داشت [۳] و [۷]. به ترانزیستورهایی که در کانال آنها از نانونوار گرافنی استفاده می‌شود، ترانزیستورهای نانونوار گرافنی<sup>۵</sup> گفته می‌شود.

این نوع ترانزیستورها با توجه به نوع ساختارشان به دو دسته تقسیم می‌شوند: ۱) ترانزیستور نانونوار گرافنی نوع فلز- اکسید- نیمه‌هادی (MOS-GNRFET) که در آن درین و سورس از نوع نیمه‌هادی می‌باشند و ساختاری مشابه با MOSFET‌های معمولی دارند و ۲) ترانزیستورهای

چکیده: ترانزیستورهای نانونوار گرافنی نوع شاتکی (SBGNRFET)، علی‌رغم ویژگی‌های بارزی که نسبت به ترانزیستورهای متدالو دارند، دارای جریان خاموش نسبتاً زیاد و نسبت  $I_{on}/I_{off}$  پایین می‌باشند. در این مقاله ساختار جدیدی از ترانزیستور نانونوار گرافنی نوع شاتکی ارائه شده که در آن گیت ترانزیستور به دو قسمت تقسیم شده است. به گیتی که در سمت درین قرار گرفته است، ولتاژ ثابت متصل شده و گیتی که در سمت سورس قرار گرفته است، گیت اصلی ترانزیستور می‌باشد. ساختار SBGNRFET ارائه شده با مشخصه‌های هندسی و فیزیکی و در بیان‌های متفاوت با استفاده از شبیه‌ساز عددی مبتنی بر توابع گرین غیر تعادلی شبیه‌سازی شده و کارایی افزاره مورد ارزیابی قرار گرفته است. نتایج شبیه‌سازی نشان‌دهنده بهبود نسبت  $I_{on}/I_{off}$  تا  $6/7$  برابر در  $V_{DS} = 0.8V$  می‌باشد. در این ولتاژ نسبت  $I_{on}/I_{off}$  از  $1/2$  در ترانزیستور SBGNRFET معمولی به  $8/10$  در ترانزیستور جدید رسیده و جریان خاموش از  $I_{off} = 5 \mu A$  به  $7 \mu A$  کاهش یافته است. همچنین در  $V_{DS} = 0.6V$ ، به عنوان ولتاژ تغذیه، نسبت  $I_{on}/I_{off}$  از  $3/97$  به  $15/8$  و جریان خاموش از  $I_{off} = 0.63 \mu A$  به  $0.16 \mu A$  رسیده است.

**کلیدوازه:** ترانزیستورهای نانونوار گرافنی نوع شاتکی (SB-GNRFET). شبیه‌سازی توابع گرین غیر تعادلی، نسبت جریان روشن به خاموش  $. I_{on}/I_{off}$ .


## ۱- مقدمه

با پیشرفت تکنولوژی نیمه‌هادی، مهم‌ترین راه افزایش کارایی تراشه‌ها، کاهش ابعاد ترانزیستورها است. از طرفی کاهش ابعاد در ترانزیستورهای سیلیکونی متدالو موجب بروز اثرات کانال کوتاه می‌شود و از این رو محققین به دنبال به کارگیری نانوترانزیستورهای جدید هستند که یکی از آنها نانوترانزیستورهای گرافنی می‌باشد.

گرافن، لایه‌ای دوبعدی از اتم‌های کربن می‌باشد که به صورت لانه زنبوری کنار هم قرار گرفته‌اند (شکل ۱-الف) و هر اتم کربن با سه اتم دیگر در صفحه دوبعدی پیوند بقرار کرده است. یکی از ویژگی‌های ای قبل توجه گرافن هدایت الکتریکی بالا و شفافیت نوری می‌باشد [۱] تا [۳]. گرافن قابلیت تحرک بالایی نسبت به سیلیکون دارد و بعضی این مقاله در تاریخ ۲۴ اسفند ماه ۱۳۹۸ دریافت و در تاریخ ۴ آذر ماه ۱۳۹۹ بازنگری شد.

1. Bandgap
2. Armchair Graphene Nanoribbon
3. Zigzag Graphene Nanoribbon
4. Dimer Line
5. Graphene Nanoribbon FET

فرزانه تقی‌پور، دانشکده مهندسی برق و کامپیوتر، دانشگاه صنعتی نوشیروانی بابل، بابل، ایران، (email: taghipourfarzaneh4@gmail.com).  
مرتضی قلی‌پور (نویسنده مسئول)، دانشکده مهندسی برق و کامپیوتر، دانشگاه صنعتی نوشیروانی بابل، بابل، ایران، (email: m.gholipour@nit.ac.ir).  
بهرام عزیزالله گنجی، دانشکده مهندسی برق و کامپیوتر، دانشگاه صنعتی نوشیروانی بابل، بابل، ایران، (email: baganji@nit.ac.ir).



شکل ۳: دیاگرام باند انرژی SBGNRFET تحت بایاس مختلف [۱۷].


سورس فلزی می‌باشد. وجود گیت‌ها در بالا و پایین، ساختاری متقاضن به این افراوه می‌دهد. وقتی فلز به نیمه‌هادی متصل می‌شود، با توجه به این که سطح فرمی در فلز و نیمه‌هادی در یک راستا نمی‌باشد، بعد از اتصال، انتقال الکترونین بین فلز و نیمه‌هادی صورت می‌گیرد. به طور مثال اگر نیمه‌هادی از نوع  $n$  باشد وتابع کار ( $\varphi_m$ ) فلز بیشتر از تابع کار نیمه‌هادی ( $\varphi_s$ ) باشد، انتقال الکترون از نیمه‌هادی به فلز به اندازه‌ای ادامه پیدا می‌کند تا سطح فرمی در فلز و نیمه‌هادی در یک راستا قرار بگیرند. این باعث می‌شود تا تراز هدایت و ظرفیت نیز جایه‌جا شوند که این جایه‌جایی سبب ایجاد سد شاتکی می‌شود [۱۵]. میزان سد پتانسیل شاتکی در افراوه مورد بررسی در این مقاله  $eV = 3/0$  می‌باشد. همان‌طور که در دیاگرام باند شکل ۲ مشاهده می‌شود، انتقال حامل‌ها به دو طریق صورت می‌گیرد: گسیل گرمایونی و تونلزنی. در گسیل گرمایونی حامل‌های با انرژی بالاتر از سد پتانسیل می‌توانند از آن عبور کنند. احتمال عبور حامل‌های با انرژی کمتر، توسط پدیده تونلزنی کوانتومی توصیف می‌شود. احتمال تونلزنی، وابسته به الگوی سد و به ویژه ضخامت آن است که می‌توان آن را با استفاده از تقریب WKB محاسبه نمود [۱۶]

$$T(E) = \exp\left\{-2\int_{z_1}^{z_2} \text{Im}[k_z(E)] dz\right\} \quad (1)$$

که در آن  $z_1$  و  $z_2$  نقاط چرخش کلاسیک<sup>۳</sup> هستند و  $\text{Im}[k_z(E)]$  قسمت موهومی بردار موج است که از دیاگرام  $E - k$  به دست می‌آید. دیاگرام باند انرژی SB-GNRFET در بایاس‌های مختلف در شکل ۳ نشان داده شده است. افزایش ولتاژ گیت  $V_g$  باعث پایین‌رفتن باند هدایت و باند ظرفیت در ناحیه کانال می‌شود اما قله سد شاتکی در اتصالات سورس و درین ثابت می‌ماند. افزایش ولتاژ درین  $V_d$  نه تنها باعث پایین‌رفتن باند هدایت و باند ظرفیت در ناحیه کانال می‌شود، بلکه قله سد شاتکی در اتصال درین را نیز پایین می‌آورد. دلیل این امر تعییر تعداد حامل‌ها در کانال با افزایش  $V_d$  است.

در حالت بایاس  $V_T > V_{GS}$  و  $V_{DS} < V_T$  (ولتاژ آستانه است) که دیاگرام باند انرژی آن در شکل ۳-الف نشان داده شده است، تونلزنی از هر دو سمت درین و سورس صورت می‌گیرد و ارتفاع سد در سمت درین به خاطر اعمال  $V_{DS}$  کم می‌شود. میزان جریان نیز متناسب با اختلاف تونلزنی الکترون‌ها از دو سمت می‌باشد. با افزایش ولتاژ  $V_{DS}$ ، مطابق شکل ۳-ب، ارتفاع سد در سمت درین کاهش یافته ولی ضخامت سد

2. Wentzel-Kramers-Brillouin  
3. Classical Turning Points



شکل ۲: دیاگرام باند در SBGNRFET بعد از تشکیل سد شاتکی [۱۴].

نانونوار گرافنی نوع سد شاتکی (SB-GNRFET) که در آن درین و سورس فلزی هستند و با کانال پیوند شاتکی ایجاد می‌کنند. در-MOS-GNRFET‌ها مقاومت اتصال بالا می‌باشد و با توجه به این که در این نوع ترانزیستور به آلایش درین و سورس نیاز است، به تعداد مراحل بیشتری در فرایند ساخت نیاز می‌باشد. مزیت این نوع ترانزیستور بالابودن نسبت  $I_{on}/I_{off}$  است [۷] و [۸]. از سوی دیگر، ترانزیستورهای SB-GNRFET به دلیل فلزی بودن سورس و درین مقاومت اتصال کمتر هستند و علاوه بر این، به دلیل عدم نیاز به تردد ناچالصی در سورس و درین، مراحل ساخت کمتری نیاز دارند. یکی از مشکلات اصلی این نوع ترانزیستور بالابودن جریان خاموش  $I_{off}$  است که سبب کاهش نسبت جریان روشن به خاموش  $I_{on}/I_{off}$  می‌شود. در ترانزیستور نانونوار گرافنی نوع شاتکی به دلیل ایجاد سد شاتکی در دو طرف درین و سورس، جریان از طریق مکانیزم تونلزنی در دو طرف سورس و درین انجام می‌شود.

تا کنون مدل‌های مختلفی برای ترانزیستور نانونوار گرافنی نوع شاتکی ارائه شده که از آن جمله می‌توان به مدل فشرده و تحلیلی ارائه شده در [۹] تا [۱۱] که مبتنی بر پارامترهای فیزیکی و الکتریکی ترانزیستور است، اشاره کرد. در [۱۲] ساختار از ترانزیستور SB-GNRFET با گیت نامقاضن ارائه شد، به طوری که گیت بر روی بخشی از کانال سمت سورس قرار گرفته است که موجب کاهش جریان خاموش  $I_{off}$  و افزایش  $I_{on}/I_{off}$  می‌شود. در [۱۳] از روش دیگری که مبتنی بر ایجاد نقص در ساختار اتمی شبکه گرافن است، برای دستیابی به این هدف استفاده شده است.

در این مقاله ساختار جدیدی ارائه شده که دارای دو گیت مجزا در دو طرف درین و سورس می‌باشد. گیتی که سمت درین قرار می‌گیرد به دلیل این که ولتاژ ثابت به آن متصل می‌شود، گیت ثابت<sup>۱</sup> نامیده می‌شود. با تنظیم ولتاژ اعمال شده به گیت ثابت، جریان خاموش  $I_{off}$  کاهش می‌باشد. در بخش دوم این مقاله ساختار ترانزیستور SB-GNRFET و نحوه عملکرد آن توضیح داده شده و در بخش سوم ساختار افزاره پیشنهادی معرفی و مدل استفاده شده برای شبیه‌سازی بررسی گردیده است. در بخش چهارم نتایج شبیه‌سازی مورد بررسی، تجزیه و تحلیل قرار گرفته و نهایتاً بخش پنجم شامل نتیجه‌گیری است.

## ۲- ساختار و عملکرد ترانزیستور SB-GNRFET

ترانزیستور SB-GNRFET دوگیتی متدالوی که ساختار آن در شکل ۱-ب نشان داده شده است، دارای کانال از نوع نانونوار گرافنی و درین و

1. Fixed Gate

ساختار کانال از جنس نانونوار گرافنی با طول  $L_{CH} = 15\text{nm}$  و تعداد خطوط دائم  $N = 12$  که معادل با عرض  $1/37\text{ nm}$  است، در نظر گرفته شده است. طول هر یک از گیت‌های ثابت و اصلی به ترتیب با  $L_{FG}$  و  $L_G$  مشخص شده است. لایه عایق از جنس اکسید سیلیکون ( $\text{SiO}_2$ ) با ضخامت ۲ nm می‌باشد.

برای شبیه‌سازی افزاره ارائه شده از شبیه‌ساز NanoTCAD ViDES [۱۹] که مبتنی بر توابع گرین غیر تعادلی<sup>۳</sup> (NEGF) است، در این مقاله استفاده شده است [۲۰]. مبنای این روش در به دست آوردن تابع گرین پسرو افزاره به صورت زیر است

$$G(E) = [(E + i\cdot^+)I - H - \Sigma_S - \Sigma_D]^{-1} \quad (2)$$

که  $E$  مقدار انرژی و  $I$  ماتریس یکه است. پارامترهای  $\Sigma_S$ ،  $\Sigma_D$  و  $H$  به ترتیب ماتریس خودانرژی سورس، ماتریس خودانرژی درین و ماتریس همیلتونین افزاره هستند. چگالی حالت‌های محلی ناشی از سورس و درین عبارت است از

$$D_{S(D)} = G\Gamma_{S(D)}G^+ \quad (3)$$

که در آن  $G^+$  تابع گرین پیشرو است. پهن‌شدنگی ناشی از اتصال سورس (درین)،  $\Gamma_{S(D)}$ ، عبارت است از

$$\Gamma_{S(D)} = i(\Sigma_{S(D)} - \Sigma_{S(D)}^+) \quad (4)$$

حال، احتمال تونل‌زنی بر حسب انرژی را می‌توان با استفاده از رابطه زیر به دست آورد

$$T(E) = \text{trace}(\Gamma_S G \Gamma_D G^+) \quad (5)$$

در نهایت با داشتن  $T(E)$  و با استفاده از رابطه لانداور- بوتیکر<sup>۴</sup>، می‌توان جریان را به صورت زیر به دست آورد [۲۰]

$$I = \frac{q}{h} \int_{-\infty}^{+\infty} dET(E)[f(E, \mu_S) - f(E, \mu_D)] \quad (6)$$


که  $q$  بار الکترون و  $h$  ثابت پلانک است. تابع  $f(E, \mu_{S(D)})$  توزیع فرمی- دیراک الکترون‌ها در اتصال سورس (درین) در پتانسیل شیمیایی است.  $\mu_{S(D)}$

#### ۴- نتایج شبیه‌سازی

در این بخش به منظور ارزیابی کارایی ساختار پیشنهادی و تعیین مشخصه‌های آن شبیه‌سازی‌های مختلف انجام گردیده و این شبیه‌سازی‌ها به ازای مقادیر مختلف  $L_{FG}$  و  $V_{FG}$  در بایاس‌های مختلف ترانزیستور انجام شده است.

#### ۴-۱ عملکرد ساختار پیشنهادی

به منظور بررسی تأثیر گیت ثابت، عملکرد ترانزیستور در دو وضعیت خاموش و روشن مورد بررسی قرار گرفته است. در این شبیه‌سازی‌ها طول گیت ثابت  $L_{FG} = 5\text{ nm}$  و ولتاژ آن  $V_{FG} = 1\text{ V}$  در نظر گرفته شده است. دیاگرام باند ترانزیستور در وضعیت خاموش در ولتاژ  $V_{DS} = 0.6\text{ V}$  در مقایسه با ترانزیستور متداول در شکل ۵-الف نشان داده شده است. همان طور که مشاهده می‌شود، با توجه به این که کانال سمت سورس تحت تأثیر ولتاژ  $V_{GS} = V_{OFF} = 0.3\text{ V}$  قرار دارد، ترازهای انرژی در سمت



شکل ۴: ساختار SB-GNRFET پیشنهادی با گیت ثابت.

افزایش می‌یابد که در نتیجه آن حامل‌ها از سمت درین تونل نمی‌زنند و فقط حامل‌هایی که انرژی کافی را داشته باشند از طریق انرژی گرمایونی منتقل می‌شوند ولی هنوز تونل‌زنی حامل‌ها از سمت سورس وجود دارد.

با صفرشدن  $V_{GS}$ ، همان طور که در شکل ۳-ج مشاهده می‌شود، ترازهای هدایت و ظرفیت به بالا کشیده می‌شوند و این باعث می‌گردد که تراز ظرفیت در کانال در بالای تراز فرمی در سمت درین قرار بگیرد و در این صورت حالت‌های پر زیر باند ظرفیت، در مقابل حالت‌های خالی بالای تراز فرمی قرار می‌گیرند که در این حالت جریان ترانزیستور ناشی از تونل‌زنی حفره‌ها از درین به سمت کانال است. این امر موجب می‌شود تا در ولتاژهای  $V_{GS}$  منفی که انتظار می‌رود ترانزیستور خاموش باشد، جریان قابل توجهی از آن عبور کند و سبب شکل‌گیری منحنی مشخصه دوطرفه<sup>۱</sup> شود. اعمال ولتاژ  $V_{GS} = V_{DS}/2$  مطابق شکل ۳-د، باعث می‌شود ترازها کمی در کانال به پایین کشیده شوند و ارتفاع سد در سمت درین کمتر شود. در این حالت ارتفاع سد شاتکی در سورس و درین با هم برابر بوده و جریان تونل‌زنی حفره‌ها و الکترون‌ها با هم برابر است که در نتیجه آن ترانزیستور حداقل جریان خود را خواهد داشت [۱۷] و [۱۸].

برای ترانزیستورهایی که در مدارهای دیجیتال استفاده می‌شوند، جریان روشن  $I_{on}$  و جریان خاموش  $I_{off}$  از اهمیت ویژه‌ای برخوردارند. جریان روشن به ازای  $V_{DS} = V_{GS} = V_{DD}$  به دست می‌آید. در ترانزیستورهای  $V_{GS} = V_{DS}/2$  SB-GNRFET با توجه به این که حداقل جریان در رخ می‌دهد، جریان خاموش به ازای  $V_{GS} = V_{DS}/2$  و  $V_{GS} = V_{DD}$  به  $V_{DS}$  دست می‌آید.


#### ۳- ساختار پیشنهادی و روش شبیه‌سازی

همان طور که در بخش قبل گفته شد، تونل‌زنی حفره‌ها در سمت درین مانع از کاهش قابل توجه جریان SB-GNRFET در وضعیت خاموش می‌شود (شکل ۳-ج). از این رو با کنترل باند انرژی در نزدیکی درین می‌توان جریان پارازیتی ناشی از تونل‌زنی حفره‌ها در نزدیکی پیوند فرونšاند. این کار را با افزودن یک گیت با ولتاژ ثابت در نزدیکی پیوند درین می‌توان انجام داد. ساختار افزاره پیشنهادی در شکل ۴ نشان داده شده است. در این افزاره گیت به دو قسمت تقسیم شده است. گیتی که در سمت درین قرار گرفته است گیت ثابت (FG) نامیده شده و به آن ولتاژ ثابت  $V_{FG}$  متصل می‌شود. بخش دیگر، پایانه گیت افزاره است که مشابه ترانزیستورهای متداول نقش کنترل جریان کانال را به عهده دارد. در این


2. Non-Equilibrium Green's Function

3. Landauer-Büttiker

1. Ambipolar



شکل ۶: مشخصه چریان- ولتاژ  $I_{dS} - V_{GS}$ ، (الف) در  $V_{DS} = 0.6\text{V}$  و (ب) در  $V_{DS} = 0.8\text{V}$



شکل ۷: دیاگرام باند انرژی کانال ترانزیستور در  $V_{DS} = 0.6\text{V}$ ، (الف) در وضعیت خاموش و (ب) در وضعیت روشن.

جدول ۱: مقادیر  $I_{on}/I_{off}$  به ازای  $V_{FG}$  و  $L_{FG}$  مختلف در

$V_{FG}$ (V)	۰.۶	۰.۷	۰.۸	۰.۹	۱	
$L_{FG}$ (nm)	۳	۲.۸۴	۳.۵۶	۴.۲۴	۷.۰۳	۵.۳۸
	۴	۴.۱۷	۵.۱۷	۶.۲۴	۷.۰۳	۷.۰۴
	۵	۵.۵۳	۷.۰۳	۷.۹۹	۸.۰۱	۷.۱۳

سورس در هر دو ترانزیستور یکسان می‌باشد. در مقابل، وجود گیت با ولتاژ ثابت  $V_{FG} = 1\text{V}$  در سمت درین، ترازهای هدایت و ظرفیت در این سمت را در سطوح انرژی پایین‌تری قرار می‌دهد که در نتیجه آن تونل زنی در این سمت کاهش می‌یابد.

این امر سبب می‌شود تا جریان خاموش ترانزیستور از  $0.63\text{ }\mu\text{A}$  به  $0.2\text{ }\mu\text{A}$  کاهش یابد. شبیه‌سازی انجام شده به ازای  $V_{DS} = 0.8\text{V}$  (با ولتاژ خاموش  $V_{GS} = 0.4\text{V}$  و  $V_{OFF} = 0.4\text{V}$ ) نیز نشان دهنده کاهش جریان خاموش از  $0.8\text{ }\mu\text{A}$  در ترانزیستور متدائل به  $0.4\text{ }\mu\text{A}$  در ساختار جدید است.


دیاگرام باند انرژی ترانزیستور در وضعیت روشن در شکل ۵-۵ ب نشان داده شده است. پایین‌آمدن دیاگرام باند اگرچه باعث کاهش جریان روشن نیز می‌شود، اما این کاهش بسیار کمتر از کاهش جریان خاموش بوده که در نتیجه آن سبب بهبود  $I_{on}/I_{off}$  می‌شود. نتایج شبیه‌سازی انجام شده به ازای  $V_{GS} = V_{ON} = 0.6\text{V}$  (با ولتاژ روشن  $V_{DS} = 0.6\text{V}$ ) بیانگر کاهش سه درصدی جریان روشن است (شکل ۶-الف) که در مقایسه با کاهش ۸۴ درصدی جریان خاموش بسیار ناچیز است.

#### ۴-۲ بررسی مشخصه‌های فیزیکی و الکترونیکی افزاره


مشخصه چریان- ولتاژ ترانزیستورها در دو ولتاژ  $V_{DS} = 0.6\text{V}$  و  $V_{DS} = 0.8\text{V}$  در شکل ۶ نشان داده شده است. لازم به ذکر است که به منظور مقایسه منصفانه، اندازه‌گیری جریان خاموش در تمامی حالتها در ولتاژ  $V_{GS} = V_{DD}/2$  انجام شده است. از این رو همان طور که در شکل ۶-ب مشاهده می‌شود، اگرچه مینیمم جریان در نقطه دیگری واقع شده است، اما با توجه به این که اندازه‌گیری در  $V_{DD} = 0.8\text{V}$  انجام گردیده، لذا مقدار جریان در نقطه  $V_{GS} = 0.4\text{V}$  به عنوان  $I_{off}$  در نظر گرفته شده است. همان طور که در شکل مشاهده می‌شود، جریان خاموش  $I_{off}$  در ساختار جدید نسبت به ترانزیستور اولیه کاهش قابل توجهی داشته در حالی که جریان روشن  $I_{on}$  تغییر چندانی نداشته است. به این ترتیب نسبت  $I_{on}/I_{off}$  به میزان قابل توجهی بهبود می‌یابد.

به منظور بررسی اثر طول گیت ثابت و مقدار ولتاژ آن بر روی کارایی افزاره، شبیه‌سازی‌های مختلفی به ازای طول‌های مختلف گیت ثابت در بازه  $1\text{ nm} < L_{FG} < 5\text{ nm}$  و ولتاژ گیت ثابت در بازه  $0.6\text{V} < V_{FG} < 1\text{V}$  انجام گردید. این شبیه‌سازی‌ها در محدوده ولتاژ  $0.6\text{V} < V_{DS} < 1.2\text{V}$  انجام شده و مقادیر  $I_{on}/I_{off}$  در  $V_{DS} = 0.8\text{V}$  به عنوان نمونه در جدول ۱ آمده است.


منحنی جریان‌های  $I_{on}$ ،  $I_{off}$  و  $I_{on}/I_{off}$  بر حسب  $V_{DS}$  به ازای  $V_{FG} = 0.7\text{V}$  و  $L_{FG} = 4\text{ nm}$  در شکل ۷ نشان داده شده‌اند. این منحنی از آن جهت دارای اهمیت است که برای تعیین ولتاژ تقدیم  $V_{DD}$  می‌تواند تعیین کننده باشد.




شکل ۸: دیاگرام باند ترانزیستور پیشنهادی در  $V_{DS} = +0.6\text{ V}$  و  $L_{FG} = 4\text{ nm}, 5\text{ nm}$  و  $V_{FG} = +1\text{ V}$  در وضعیت خاموش.



شکل ۸: منحنی جریان‌های  $I_{on}/I_{off}$  و  $I_{on}$ ،  $I_{off}$  بر حسب  $V_{DS}$  به ازای  $V_{FG} = +0.7\text{ V}$  و  $L_{FG} = 4\text{ nm}$



(الف)




(ب)

شکل ۹: مشخصه جریان-ولتاژ  $I_{DS} - V_{GS}$  در  $V_{DS} = +0.6\text{ V}$ ، (الف) ترانزیستور متداول و (ب) ترانزیستور پیشنهادی با  $V_{DS} = +0.6\text{ V}$  و  $V_{FG} = +1\text{ V}$  و  $L_{FG} = 5\text{ nm}$  و  $L_{FG} = 4\text{ nm}$

می‌شود با افزایش طول گیت ثابت هر دو جریان روشن و خاموش کاهش می‌یابند، اما کاهش  $I_{on}$  چندان قابل توجه نیست و از این رو نسبت افزایش  $I_{on}/I_{off}$  می‌یابد. رفتاری مشابه در افزایش  $V_{FG}$  نیز در شکل ۹-ب مشاهده می‌شود. از این رو انتخاب مقدار مناسب برای  $V_{FG}$  در کارایی افزاره تأثیرگذار خواهد بود.

به منظور بررسی اثر دما در رفتار خروجی ترانزیستور، شبیه‌سازی‌های مختلفی برای ترانزیستور متداول و ترانزیستور پیشنهادی انجام شده است. منحنی‌های جریان بر حسب ولتاژ برای  $V_{DS} = +0.6\text{ V}$  و  $V_{DS} = +0.8\text{ V}$  به ترتیب در شکل‌های ۱۰ و ۱۱ نشان داده شده است. همان‌طور که مشاهده می‌شود افزایش دما از  $-120^{\circ}\text{C}$  تا  $+20^{\circ}\text{C}$  باعث افزایش جریان



شکل ۹: نمودار تغییرات  $I_{on}/I_{off}$ ، (الف) بر حسب  $L_{FG}$  در  $V_{FG} = +0.7\text{ V}$  و (ب) بر حسب  $V_{FG}$  در  $L_{FG} = 4\text{ nm}$  و  $V_{DS} = +0.6\text{ V}$

همان‌طور که مشاهده می‌شود  $I_{on}/I_{off}$  با افزایش  $V_{DS}$  روند کاهشی دارد و از این رو با انتخاب  $V_{DD} = +0.6\text{ V}$  کارایی بهتری به عنوان یک سویچ ایده‌آل خواهد داشت. البته باید به این نکته توجه شود که کمبودن  $I_{on}$  در این ولتاژ بر سرعت سویچینگ افزاره اثر نامطلوب خواهد داشت و به علاوه، پایین قابلیت اطمینان افزاره در برابر نویز منع تعذیب را نیز کاهش می‌دهد.

شکل ۸ دیاگرام باند ترانزیستور پیشنهادی در  $V_{DS} = +0.6\text{ V}$  و  $V_{FG} = +1\text{ V}$  با  $L_{FG}$  های  $4\text{ nm}$  و  $5\text{ nm}$  در وضعیت خاموش را نشان می‌دهد. همان‌طور که مشاهده می‌شود، با افزایش  $L_{FG}$  ترانزیستور، فرورفتگی ترازها بیشتر شده و در نتیجه آن توزیعی از سمت درین کاهش می‌یابد. این امر موجب کاهش جریان خاموش  $I_{off}$  و افزایش نسبت  $I_{on}/I_{off}$  می‌شود.

نمودار جریان‌های روشن و خاموش و همچنین نسبت  $I_{on}/I_{off}$  بر حسب طول‌های مختلف گیت ثابت  $L_{FG}$  و ولتاژ گیت ثابت  $V_{FG}$  در شکل ۹ نشان داده شده است. همان‌طور که در شکل ۹-الف مشاهده

جدول ۲: مقادیر SS بر حسب MV/DEC در  $V_{DS} = 0.8\text{V}$ 

$L_{FG}$ (nm)	۰.۶	۰.۷	۰.۸	۰.۹	۱
$V_{FG}$ (V)					
۳	۶۲۰	۶۰۰	۵۶۰	۵۰۰	۴۵۰
۴	۵۷۰	۴۹۰	۴۴۰	۳۷۰	۳۲۰
۵	۴۴۰	۴۰۰	۳۲۰	۳۱۰	۳۱۰

جدول ۳: مقادیر SS بر حسب MV/DEC در  $V_{DS} = 0.6\text{V}$ 

$L_{FG}$ (nm)	۰.۶	۰.۷	۰.۸	۰.۹	۱
$V_{FG}$ (V)					
۳	۲۵۰	۲۵۰	۲۳۰	۲۳۰	۲۱۰
۴	۲۳۰	۲۳۰	۲۳۰	۲۳۰	۲۱۰
۵	۲۲۰	۲۱۰	۲۱۰	۲۳۰	۲۴۰

جدول ۴: مقایسه نتایج ساختار پیشنهادی با کارهای گذشته.

	Device	SS (mV/dec)	$I_{on}/I_{off}$
$V_{DS} = 0.8\text{V}$	Conventional	۱۴۵/۱۴	۳۲۱
	AG_SBGNRFET	۸۶/۹۶	۳۰۴
	Improvement	۰.۶X	۹/۵X
$V_{DS} = 0.6\text{V}$	Conventional	۱۶۷	۱۵
	۳I-DGSBGNRFRT	۱۲۹	۵۰
	Improvement	۰.۷۷X	۲/۳۳X
$V_{DS} = 0.8\text{V}$	Conventional	۹۲۰	۱/۲
	FG_SBGNRFET	۳۱۰	۸/۰۱
	Improvement	۰.۳۴X	۶/۶۸X

پیشنهادی بیشتر از ساختار ارائه شده در [۱۳] که مبتنی بر ایجاد نقص در گرافن است می‌باشد.

#### ۴- تعیین $V_{FG}$ و $L_{FG}$ مناسب

در بخش قبل تأثیر مقدار  $V_{FG}$  و  $L_{FG}$  در جریان روشن و خاموش افزاره مورد بررسی قرار گرفت. به منظور بررسی اثر این پارامترها در سایر مشخصه‌های مهم کارایی افزاره و در نتیجه تعیین مقدار مناسب آنها، شاخص شاخصتگی FOM برای دو کاربرد متفاوت توان پایین<sup>۳</sup> (LP) و کارایی بالا<sup>۳</sup> (HP) برای این افزاره به صورت زیر تعریف گردید


$$FOM_{LP} = \frac{1}{V_{DD} I_{off}} \quad (7)$$

$$FOM_{HP} = \frac{V_{DD} I_{on}}{\tau} \quad (8)$$

که در آن  $\tau$  تأخیر ذاتی و عبارت است از

$$\tau = \frac{C_G V_{DD}}{I_{on}} \quad (9)$$

و  $C_G$  خازن گیت است که به ساختار هندسی افزاره از جمله طول و عرض کanal وابسته است. با فرض ثابت بودن مشخصه‌های هندسی افزاره از جمله طول کanal  $L_{CH}$ ، مقدار خازن گیت به صورت یک ضریب ثابت در FOM تأثیر می‌گذارد. از این رو مقادیر محاسبه شده برای FOM به



شکل ۱۱: مشخصه جریان- ولتاژ  $I_{DS} - V_{GS}$  در  $V_{DS} = 0.8\text{V}$  در (الف) ترانزیستور متداول و (ب) ترانزیستور پیشنهادی با  $V_{FG} = 1\text{V}$  و  $L_{FG} = 5\text{nm}$

در ترانزیستورها می‌شود. این افزایش در جریان خاموش  $I_{off}$  بیشتر از جریان روشن  $I_{on}$  است. علاوه بر این، تغییرات دما در ولتاژ  $V_{DS} = 0.6\text{V}$  موجب تغییرات بیشتر جریان شده است. یکی از شاخصه‌های مهم ترانزیستور تغییرات زیر آستانه (SS) است که معکوس شیب منحنی  $I_{DS} - V_{GS}$  در محدوده زیر آستانه می‌باشد. در جداول ۲ و ۳ مقدار SS در ولتاژ  $V_{DS} = 0.8\text{V}$  و  $V_{DS} = 0.6\text{V}$  در ولتاژ  $V_{DS} = 0.8\text{V}$  و  $V_{DS} = 0.6\text{V}$  در ترانزیستور متداول در  $V_{DS} = 0.8\text{V}$  و  $V_{DS} = 0.6\text{V}$  به  $V_{DS} = 0.8\text{V}$  ترتیب برابر با  $280\text{ mV/dec}$  و  $920\text{ mV/dec}$  می‌باشد که بیشتر از مقدار آن در ترانزیستور پیشنهادی است.

در جدول ۴ نتایج به دست آمده برای افزاره پیشنهادی در مقایسه با نتایج ارائه شده در [۱۲] و [۱۳] آورده شده است. لازم به ذکر است نتایج مقالات مذکور تحت شرایط شبیه‌سازی متفاوت و در مقایسه با ساختارهای مبنای متفاوت ارائه شده است. همان طور که در جدول مشاهده می‌شود مقدار SS در ساختار پیشنهادی بهبود بیشتری نسبت به سایر ساختارها داشته است. مقدار  $I_{on}/I_{off}$  در [۱۲] بهبود قابل توجهی نسبت به دو ساختار دیگر داشته است. در همین حال، میزان این بهبود در ساختار

جدول ۵: مقادیر شاخص شایستگی به ازای  $V_{DS} = 0.6\text{ V}$  در دو حالت توان پایین و کارایی بالا.

$L_{FG}$ (nm)	۳			۴			۵						
$V_{FG}$ (V)	۰.۷	۰.۸	۰.۹	۱	۰.۷	۰.۸	۰.۹	۱	۰.۷	۰.۸	۰.۹	۱	Conventional device
$FOM_{LP}$ (V/VμA)	۸/۷۷	۹/۲۶	۹/۸	۹/۸	۱۰/۴۲	۱۰/۴۱	۱۰/۴۱	۹/۸	۱۰/۴۲	۹/۸	۹/۲۶	۸/۳۳	۲/۵۶
$FOM_{HP}$ (A'/F)	۵/۸	۵/۸۶	۶/۱	۶/۲۵	۶	۶/۲۵	۶/۴	۶/۴	۶/۳	۶/۴۵	۶/۴۵	۶/۲۵	

جدول ۶: مقادیر شاخص شایستگی به ازای  $V_{DS} = 0.8\text{ V}$  در دو حالت توان پایین و کارایی بالا.

$L_{FG}$ (nm)	۳			۴			۵						
$V_{FG}$ (V)	۰.۷	۰.۸	۰.۹	۱	۰.۷	۰.۸	۰.۹	۱	۰.۷	۰.۸	۰.۹	۱	Conventional device
$FOM_{LP}$ (V/VμA)	۰/۷۹	۰/۹۴	۱/۵۶	۱/۱۹	۱/۱۵	۱/۳۹	۱/۵۶	۱/۵۶	۱/۵۶	۱/۷۹	۱/۷۹	۱/۵۶	۰/۲۵
$FOM_{HP}$ (A'/F)	۳۲/۰.۳	۳۱/۸	۳۱/۸۵	۳۱/۷	۳۱/۷	۳۱/۵۸	۳۱/۵۸	۳۱/۷	۳۱/۷	۳۱/۲۴	۳۱/۴۷	۳۲/۴۹	۳۴/۸۱

- [3] M. Zoghi, A. Yazdanpanah Goharrizi, and M. Saremi, "Band gap tuning of armchair graphene nanoribbons by using antidotes," *J. of Electronic Materials*, vol. 46, no. 1, pp. 340-346, Jan. 2017.
- [4] A. C. Neto, F. Guinea, N. M. Peres, K. S. Novoselov, and A. K. Geim, "The electronic properties of graphene," *Review of Modern Physics*, vol. 81, no. 1, pp. 109-162, Jan. 2009.
- [5] A. A. Balandin, *et al.*, "Superior thermal conductivity of single-layer graphene," *Nano Lett.*, vol. 8, no. 3, pp. 902-907, Feb. 2008.
- [6] A. Yazdanpanah Goharrizi, M. Zoghi, and M. Saremi, "Armchair graphene nanoribbon resonant tunneling diodes using antidote and BN doping," *IEEE Trans. on Electron Devices*, vol. 63, no. 9, pp. 3761-3768, Sept. 2016.
- [7] M. Saremi, M. Saremi, H. Niazi, and A. Yazdanpanah Goharrizi, "Modeling of lightly doped drain and source graphene nanoribbon field effect transistors," *Superlattices and Microstructures*, vol. 60, no. 1, pp. 67-72, Aug. 2013.
- [8] Y. Y. Chen, *et al.*, "A SPICE-compatible model of graphene nanoribbon field-effect transistors enabling circuit-level delay and power analysis under process variation," in *Proc. IEEE Design, Automation & Test in Europe Conf. & Exhibition, DATE'13*, pp. 1789-1794, Grenoble, France, 18-22 Mar. 2013.
- [9] M. Gholipour, Y. Y. Chen, A. Sangai, and D. Chen, "Highly accurate SPICE-compatible modeling for single-and double-gate GNRFETs with studies on technology scaling," in *Proc. of the Conf. on Design, Automation & Test in Europe*, 6 pp., Dresden, Germany, 24-28 Mar. 2014.
- [10] Y. Y. Chen, A. Sangai, M. Gholipour, and D. Chen, "Schottky-barrier-type graphene nano-ribbon field-effect transistors: a study on compact modeling, process variation, and circuit performance," in *Proc. of the IEEE/ACM Int. Symp. on Nanoscale Architectures*, pp. 82-88, Brooklyn, NY, USA, 15-17 Jul. 2013.
- [11] M. Gholipour, Y. Y. Chen, A. Sangai, N. Masoumi, and D. Chen, "Analytical SPICE-compatible model of Schottky-barrier-type GNRFETs with performance analysis," *IEEE Trans. on VLSI Systems*, vol. 24, no. 2, pp. 650-663, Feb. 2016.
- [12] M. Gholipour, N. Masoumi, Y. Y. C. Chen, D. Chen, and M. Pourfath, "Asymmetric gate Schottky-barrier graphene nanoribbon FETs for low-power design," *IEEE Trans. on Electron Devices*, vol. 61, no. 12, pp. 4000-4006, Dec. 2014.
- [13] M. B. Nasrollahnejad and P. Keshavarz, "Inverse stone throwers wales defect and enhancing  $I_{ON}/I_{OFF}$  ratio and subthreshold swing of GNR transistors," *The European Physical J. Applied Physics*, vol. 86, no. 2, Article No.: 20202, 14 pp., May 2019..
- [14] P. Michetti and G. Iannaccone, "Analytical model of one-dimensional carbon-based schottky-barrier transistors," *IEEE Trans. on Electron Devices*, vol. 57, no. 7, pp. 1616-1625, Jul. 2010.
- [15] B. Streetman and S. Banerjee, *Solid State Electronic Devices*, 6th Ed., Upper Saddle River, N.J.: Pearson/Prentice Hall, 2006.
- [16] N. H. Frank and L. A. Young, "Transmission of electrons through potential barriers," *Phys. Rev.*, pp. 80-86, Jul. 1931.
- [17] H. S. P. Wong and D. Akinwande, *Carbon Nanotube and Graphene Device Physics*, Cambridge University Press, 2011.
- [18] Y. Taur and T. H. Ning, *Fundamentals of Modern VLSI Devices*, Cambridge University Press, 2013.
- [19] -, *NanoTCAD ViDES*, Accessed on Mar. 2019. [Online]. Available: <http://vides.nanotcad.com/vides>.
- [20] S. Datta, *Quantum Transport, Atom to Transistor*, Cambridge University Press, USA, 2005.

ازای مقدار  $C_G = 1\text{ pF}$  محاسبه شده‌اند. مقادیر به دست آمده برای شاخص FOM در مقایسه با افزاره متداول در ولتاژهای درین-سورس ۰/۸ ولت در جداول ۵ و ۶ آمده است. همان طور که مشاهده می‌شود افزاره LP همواره کارایی بهتری نسبت به افزاره متداول دارد و در مقابل، افزاره HP کارایی قابل مقایسه با افزاره متداول داشته و این کارایی در ولتاژهای تعذیب بالاتر کاهش می‌یابد. علاوه بر آن افزاره پیشنهادی به دلیل کنترل بهتر گیت بر روی کانال که ناشی از ولتاژ گیت ثابت می‌باشد، در ولتاژهای تعذیب نامی بالا دارای نسبت  $I_{on}/I_{off}$  بالاتر در مقایسه با طرح پیشنهادی [۱۲] است. این افزاره در ولتاژ تعذیب نامی  $V_{DD} = 0.8\text{ V}$  نیز از عملکرد مطلوبی برخوردار است در حالی که افزاره ارائه شده در [۱۲] تنها در  $V_{DD} = 0.5\text{ V}$  نسبت  $I_{on}/I_{off}$  قابل قبولی دارد.

## ۵- نتیجه‌گیری

در این مقاله ساختاری برای ترانزیستور مبتنی بر نانونوار گرافنی نوع شاتکی ارائه شده که در آن گیت به دو قسمت تقسیم شده است. به گیت سمت درین ولتاژ ثابت  $V_{FG}$  وصل گردیده است. این کار باعث تغییر باند انرژی کانال در سمت درین شده و با کاهش تونل زنی حرفره‌ها منجر به کاهش جریان خاموش می‌شود. از طرفی تغییر کم باند انرژی در سمت سورس، تأثیر اندکی بر جریان روشن می‌گذارد. نتایج شبیه‌سازی نشان‌دهنده کاهش ۳ درصدی جریان روشن است که در مقایسه با کاهش ۸۴ درصدی جریان خاموش بسیار ناچیز است. همچنین ساختار پیشنهادی در مقایسه با سایر روش‌های مطالعه شده بهبود بیشتری در SS ایجاد کرده است.

## ۶- سپاسگزاری

نویسنده‌گان مقاله مراتب قدردانی خود را از حمایت دانشگاه صنعتی نوشیروانی بابل از طریق اعتبار پژوهشی شماره BNUT/۳۸۹۰۲۳/۹۸ اعلام می‌دارند.

## مراجع

- [1] Y. Wu, D. B. Farmer, F. Xia, and P. Avouris, "Graphene electronics: materials, devices, and circuits," in *Proc. of the IEEE*, vol. 101, no. 7, pp. 1620-1637, Jul. 2013.
- [2] Z. Chen, Y. M. Lin, M. J. Rooks, and P. Avouris, "Graphene nanoribbon electronics," *Physica E: Low-Dimensional Systems and Nanostructures*, vol. 40, no. 2, pp. 228-232, Dec. 2007.

مرتضی قلی‌پور مقاطع کارشناسی و کارشناسی ارشد مهندسی برق خود را در سال‌های ۱۳۷۹ و ۱۳۸۱ به ترتیب در دانشگاه فردوسی مشهد و دانشگاه تهران به پایان رساند. سپس از سال ۱۳۸۱ تا ۱۳۸۵ به عنوان کارشناس ارشد سیستم‌های دیجیتال در مرکز تحقیقات مخابرات ایران به مشغول فعالیت بود و پس از آن مدرک دکترای مهندسی برق-الکترونیک خود را در سال ۱۳۹۳ از دانشگاه تهران دریافت نمود. ایشان طی این دوره، فرصت مطالعاتی خود را در دانشگاه ایلینوی (UIUC) آمریکا سپری نمود. دکتر قلی‌پور از سال ۱۳۹۳ به عنوان عضو هیأت علمی در دانشگاه صنعتی نوشیروانی بابل مشغول به فعالیت است. زمینه‌های تحقیقاتی مورد علاقه ایشان شامل طراحی سیستم‌های VLSI پرسرعت و کم توان، نانوالکترونیک و مدل‌سازی افزارهای نانو-مقیاس است.

فروزانه تقی‌پور تحصیلات خود را در مقاطع کارشناسی و کارشناسی ارشد مهندسی برق-الکترونیک بهترتب در سال‌های ۱۳۹۶ و ۱۳۹۸ در دانشگاه صنعتی نوشیروانی بابل به پایان رساند. زمینه‌های تحقیقاتی مورد علاقه ایشان شامل مدل‌سازی افزارهای نانو-مقیاس است.