


جمع‌کننده نافرار و توان پایین مبتنی بر فناوری اسپینترونیک برای پیاده‌سازی محاسبات در حافظه

عبدالله امیرانی، کیان جعفری و رامین رجائی



شکل ۱: مدارهای مبتنی بر فناوری اسپینترونیک، (الف) معماری سه‌بعدی مدارهای ترکیبی MTJ/CMOS و (ب) ساختار یک پیوند تونل مغناطیسی.

است. یک پیوند تونل مغناطیسی از دولا به فرومگنتیک (به عنوان مثال MgO) [۶] تشکیل شده که توسط یک لایه نازک عایق (به عنوان مثال $CoFeO$) [۶] از هم جدا شده و مجموعه آنها روی یک نوار فلزی قرار گرفته است. این ساختار در شکل ۱- ب نشان داده است. به طور تجربی مشاهده شده که اگر قطر لایه عایق به اندازه نازک باشد، الکترون‌های موجود در یک لایه فرومغناطیسی می‌توانند از درون لایه عایق تونل زده و به لایه فرمغناطیسی دیگر بروند و یک جریان الکتریکی ایجاد کنند.

با توجه به جهت‌گیری نسبی مغناطیسی لایه‌های فرمغناطیسی، یک پیوند تونل مغناطیسی می‌تواند در یکی از دو حالت موازی یا غیر موازی باشد [۶] تا [۸]. دیده شده که الکترون‌های لایه فرمغناطیسی در یک پیوند تونل مغناطیسی در حالت موازی در مقایسه با حالت غیر موازی با احتمال بیشتری تونل زنی کرده و بین دو لایه فرمغناطیسی جایه‌جا می‌شوند. با توجه به این پدیده پیوند تونل مغناطیسی مانند یک کلید دارای دو حالت است: حالت موازی با مقاومت الکتریکی کم و حالت غیر موازی با مقاومت الکتریکی زیاد [۶] تا [۸]. از این ویژگی پیوند تونل مغناطیسی می‌توان برای طراحی مدارهای منطقی و حافظه‌ها استفاده کرد. در سال‌های اخیر مدارهای ترکیبی MTJ/CMOS مختلفی از جمله حافظه [۹] تا [۱۱]، فلیپ‌فلاب [۱۲] تا [۱۴]، تمام جمع‌کننده [۱۵] تا [۲۱] و مدارهای عصب‌گون اسپینترونیک [۲۲] تا [۲۵] طراحی شده‌اند. در میان مدارهای طراحی شده، تمام جمع‌کننده‌ها از اهمیت بیشتری برخوردار هستند زیرا عمل جمع، عمل اصلی تمام واحدهای محاسباتی و پایه سایر عملیات ریاضی است.

در این مقاله یک تمام جمع‌کننده نافرار و توان پایین مبتنی بر فناوری اسپینترونیک برای پیاده‌سازی محاسبات در حافظه طراحی و ارائه شده است. ویژگی نافراربودن این امکان را به سیستم می‌دهد که در زمان‌های بیکاری بدون از دست رفتن اطلاعات و نیاز به بخش‌های اضافه برای ذخیره‌سازی اطلاعات، مدار را خاموش کرد و توان مصرفی ایستا را کاهش داد.

ادامه مقاله به این صورت سازمان‌دهی شده که در بخش دوم به بررسی تمام جمع‌کننده‌های نافرار ترکیبی MTJ/CMOS موجود پرداخته شده است. تمام جمع‌کننده نافرار ترکیبی MTJ/CMOS پیشنهادی در

چکیده: با پیشرفت فناوری و کوچکشدن اندازه ترانزیستورها به خصوص در فناوری‌های زیر ۹۰ نانومتر مصرف توان ایستای بالا به علت افزایش نمایی جریان نشتی ترانزیستورها به یکی از بزرگ‌ترین مشکلات مدارهای مبتنی بر فناوری CMOS تبدیل شده است. افزارهای اسپینترونیک مانند پیوند تونل مغناطیسی (MTJ) با توجه به ویژگی‌های منحصر به‌فردشان از جمله مصرف توان ایستای پایین، نافراربودن، طول عمر زیاد، سازگاری با ترانزیستورهای CMOS و امکان ساخت در چگالی‌های بالا یکی از گزینه‌های مورد توجه برای طراحی مدارهای ترکیبی MTJ/CMOS و غلبه بر معضل مصرف توان ایستای بالا در مدارهای مبتنی بر فناوری CMOS است. در این مقاله یک تمام جمع‌کننده ترکیبی MTJ/CMOS کاملاً نافرار و توان پایین برای پیاده‌سازی محاسبات در حافظه ارائه شده است. نتایج شبیه‌سازی‌ها نشان می‌دهد که تمام جمع‌کننده نافرار پیشنهادی نسبت به تمام جمع‌کننده‌های نافرار موجود حداقل ۵۰ درصد سریع‌تر بوده، حاصل ضرب توان در تأخیر آن ۳۹ درصد کمتر است و سربار سخت‌افزاری زیادی نیز به مدار تحمیل نمی‌کند.

کلیدواژه: پیوند تونل مغناطیسی، طراحی توان پایین، فناوری اسپینترونیک، محاسبات در حافظه، مدارهای ترکیبی MTJ/CMOS.

۱- مقدمه

مدارهای مبتنی بر فناوری CMOS به علت افزایش نمایی جریان نشتی ترانزیستورها، از مشکل افزایش توان ایستای مصرفی رنج می‌برند [۱]. این مشکل باعث کندشدن روند کوچک‌سازی ترانزیستورها و مدارهای مجتمع مبتنی بر فناوری CMOS شده است [۱] و [۲]. افزارهای اسپینترونیک از جمله پیوند تونل مغناطیسی (MTJ) توانایی بالایی برای غلبه بر این مشکل از خود نشان داده‌اند و به خاطر ویژگی‌های درخور توجه‌شان از جمله نافراربودن، طول عمر بالا، مقاومت سازگار با ترانزیستورهای CMOS عادی ($K\Omega$) و قابلیت ساخت به صورت سه‌بعدی در کنار مدارهای مجتمع مبتنی بر فناوری CMOS (نشان داده شده در شکل ۱- الف) مورد توجه قرار گرفته‌اند [۱] تا [۳]. ویژگی پیاده‌سازی سه‌بعدی در کنار مدارهای CMOS باعث کاهش فاصله بین حافظه‌ها و بخش‌های محاسباتی و منطقی و در نتیجه کاهش تأخیر و توان مصرفی برای انتقال اطلاعات می‌شود [۴] و [۵].


پیوند تونل مغناطیسی عنصر اصلی مدارهای ترکیبی MTJ/CMOS

این مقاله در تاریخ ۲۱ تیر ماه ۱۳۹۸ دریافت و در تاریخ ۱۳ بهمن ماه ۱۳۹۸ بازنگری شد.


عبدالله امیرانی، دانشکده مهندسی برق، دانشگاه شهید بهشتی، تهران، ایران، (email: a_amirany@sbu.ac.ir)

کیان جعفری (نویسنده مسئول)، دانشکده مهندسی برق، دانشگاه شهید بهشتی، تهران، ایران، (email: k_jafari@sbu.ac.ir)

رامین رجائی، دانشکده مهندسی برق، دانشگاه شهید بهشتی، تهران، ایران، (email: r_rajaei@sbu.ac.ir)



شکل ۳: مدار تمام جمع کننده ارائه شده در [۱۹]، (الف) مدار تولید حاصل جمع و (ب) شبکه پیوندهای توول مغناطیسی مورد نیاز برای پیاده‌سازی مدار محاسبه رقم نقلی.



شکل ۲: مدار تمام جمع کننده ارائه شده در [۱۸]، (الف) مدار تولید حاصل جمع و (ب) درخت CMOS مورد نیاز برای مدار محاسبه رقم نقلی.

(۱) مدار PCSA (بخش I در شکل ۲-الف)

(۲) درخت CMOS ورودی‌ها (بخش II در شکل ۲-الف)

(۳) شبکه پیوندهای توول مغناطیسی (بخش III در شکل ۲-الف)


(۴) مدار تغییر وضعیت پیوندهای توول مغناطیسی (بخش IV در شکل ۲-الف)

مدار ارائه شده در [۱۸] از پیوند توول مغناطیسی فقط برای ذخیره‌سازی یکی از ورودی‌هایی استفاده می‌کند و در نتیجه نمی‌توان در زمان‌هایی که به مدار نیازی نیست این مدار را برای کاهش توان مصرفی ایستا خاموش کرد.

شکل ۳-۱ الف مدار تمام جمع کننده ارائه شده در [۱۹] و شکل ۳-۲ ب شبکه پیوندهای توول مغناطیسی مورد نیاز برای پیاده‌سازی مدار محاسبه رقم نقلی این مدار را نشان می‌دهد. برای پیاده‌سازی مدار محاسبه رقم نقلی پیوندهای توول مغناطیسی نشان داده شده در شکل ۳-۲ ب باشد جایگزین شبکه پیوندهای توول مغناطیسی موجود در مدار شکل ۳-۲ الف شود.

در جمع کننده ارائه شده در [۱۹] ترانزیستورهای درخت CMOS به طور کامل با پیوندهای توول مغناطیسی جایگزین شده‌اند. ذخیره‌کردن تمام ورودی‌ها در پیوندهای توول مغناطیسی مزیت نافرازیدن را برای مدار به ارمغان می‌آورد و این مزیت باعث می‌شود در زمان‌هایی که به مدار نیازی نیست بتوان بدون نیاز به هیچ گونه قطعه خارجی مدار را خاموش کرده و در نتیجه توان ایستای مدار را کاهش داد.

شکل ۳-۲ الف مدار تمام جمع کننده کاملاً نافرار ارائه شده در [۲۱] را نشان می‌دهد. در این تمام جمع کننده نیز مانند تمام جمع کننده ارائه شده در [۲۰] درخت ترانزیستورهای CMOS با پیوندهای توول مغناطیسی جایگزین شده است. همچنین در این تمام جمع کننده در مدارهای تولید حاصل جمع و رقم نقلی از پیوندهای توول مغناطیسی مشترک استفاده شده که باعث کاهش تعداد پیوندهای توول مغناطیسی و در نتیجه کاهش مساحت مدار و



شکل ۴: مدار تمام جمع کننده کاملاً نافرار ارائه شده در [۲۱].

بخش سوم ارائه شده است. در بخش چهارم به شبیه‌سازی و مقایسه تمام جمع کننده‌های نیمه‌نافرار و تمام جمع کننده‌های کاملاً نافرار تقسیم کرد پرداخته شده و در بخش پنجم نیز جمع‌بندی و نتیجه‌گیری آمده است.

۲- بررسی کارهای پیشین

تمام جمع کننده‌های اسپیترونیک را می‌توان به دو دسته کلی تمام جمع کننده‌های نیمه‌نافرار و تمام جمع کننده‌های کاملاً نافرار تقسیم کرد [۲۰]. در ادامه این بخش سه مورد از این تمام جمع کننده‌ها [۱۸] تا [۲۰] مورد بررسی قرار گرفته‌اند.

شکل ۲-الف مدار تمام جمع کننده ارائه شده در [۱۸] و شکل ۲-ب درخت CMOS مورد نیاز برای پیاده‌سازی مدار محاسبه رقم نقلی این تمام جمع کننده را نشان می‌دهد. برای پیاده‌سازی مدار محاسبه رقم نقلی کافی است درخت CMOS نشان داده شده در شکل ۲-ب را با درخت CMOS موجود در مدار شکل ۲-الف جایگزین کرد. مدار ارائه شده در [۱۸] از چهار بخش کلی تشکیل شده است:

پیوند تونل مغناطیسی ثابت از (۵) و به صورت میانگین حسابی مقاومت حالت‌های موازی و غیر موازی به دست می‌آید

$$R = \frac{R_{AP} + R_P}{2} \quad (5)$$

علت انتخاب مقاومت پیوند تونل مغناطیسی ثابت به این صورت، بالبردن حاشیه نویز خواندن وضعیت پیوند تونل مغناطیسی ثابت و افزایش قابلیت اطمینان مدار است. روش کارکرد سلول XOR طراحی شده به صورت زیر است:

(۱) زمانی که ورودی B صفر (\bar{B} یک) است: در این وضعیت اگر ورودی A صفر باشد و در نتیجه پیوند تونل مغناطیسی قابل پیکربندی در وضعیت موازی باشد، افت ولتاژ روی پیوند تونل مغناطیسی قابل پیکربندی بیشتر بوده و وارونگر اول این مقدار را به سطح یک منطقی تقویت می‌کند.

(۲) زمانی که ورودی B یک (\bar{B} صفر) است: در این وضعیت مدار برعکس حالت قبل عمل می‌کند، زیرا افت ولتاژ دو سر پیوندهای تونل مغناطیسی سری برعکس شده است.

برای ذخیره‌سازی ورودی‌ها نیز از سلولی مشابه سلول XOR طراحی شده، استفاده گردیده است با این تفاوت که در این سلول افت ولتاژ دو سر پیوندهای تونل مغناطیسی سری ثابت بوده و در نتیجه خروجی فقط به وضعیت پیوند تونل مغناطیسی قابل پیکربندی بستگی دارد (شکل ۵-ب).

شکل ۵-ج مدار تمام جمع کننده نافار پیاده‌سازی شده با استفاده از دروازه منطقی XOR طراحی شده را نشان می‌دهد. برای پیاده‌سازی این تمام جمع کننده به دو سلول XOR و سه سلول ذخیره‌سازی ورودی نیاز است.

مزیت اصلی این تمام جمع کننده نسبت به تمام جمع کننده‌های موجود این است که از تعداد کمتری پیوند تونل مغناطیسی استفاده کرده و به صورت کاملاً ترکیبی پیاده‌سازی شده است.


۴- شبیه‌سازی و ارزیابی عملکرد مدار

تمام جمع کننده پیشنهادی در این بخش شبیه‌سازی و سپس با تمام جمع کننده‌های موجود مقایسه شده‌اند. برای رعایت شرط انصاف در مقایسه در همه شبیه‌سازی‌ها از سیگنال کلک و الگوی یکسان برای همه ورودی‌ها استفاده شده است. همچنین در تمام کارهای مقایسه شده، سعی گردیده که اندازه ترازنی‌ستورها به گونه‌ای تنظیم شوند که مدارها از نظر تأخیر در بهترین حالت ممکن باشند.

۴-۱ شبیه‌سازی عملکرد مدار

مدار تمام جمع کننده کاملاً نافار پیشنهادی با استفاده از فناوری CMOS ۳۲ نانومتر [۲۶] و مدل پیوند تونل مغناطیسی سه‌پایه-SHE [۲۷] با استفاده از نرم‌افزار Hspice شبیه‌سازی شده است. در تمامی شبیه‌سازی‌ها از افت ولتاژ تغذیه یک ولت و سیگنال کلک با فرکانس ۲۵۰ مگاهرتز استفاده گردیده و مشخصات پیوند تونل مغناطیسی استفاده شده در جدول ۱ آمده است.

شکل ۶-الف و ۶-ب نتیجه شبیه‌سازی سلول ذخیره‌سازی ورودی‌ها



شکل ۵: تمام جمع کننده کاملاً نافار پیشنهادی، (الف) سلول XOR طراحی شده با استفاده از پیوند تونل مغناطیسی، (ب) سلول ذخیره‌سازی ورودی و (ج) مدار تمام جمع کننده کاملاً نافار پیشنهادی.

توان مصرفی می‌شود. همچنین در این مدار از روش تغییر وضعیت-SHE استفاده شده که نسبت به روش تغییر وضعیت STT که در [۲۰] اسفلاده شده سریع‌تر بوده و توان کمتری را نیز مصرف می‌کند. عیب اصلی این تمام جمع کننده‌ها [۲۱] تا [۲۱] آن است که در همه آنها از تعداد زیادی پیوند تونل مغناطیسی استفاده شده است. از آنجایی که بخش عمده توان در این مدارها برای نوشتن در پیوندهای تونل مغناطیسی مصرف می‌شود، در نتیجه استفاده از این تعداد پیوند تونل مغناطیسی باعث می‌شود که توان مصرفی مدار به شدت افزایش یابد.

۴- تمام جمع کننده نافار پیشنهادی

رابطه (۱)تابع منطقی مورد نیاز برای تولید خروجی حاصل جمع را در یک تمام جمع کننده نشان می‌دهد. با دقت در این رابطه می‌توان متوجه شد که این تابع منطقی را می‌توان با استفاده از دو دروازه منطقی XOR پیاده‌سازی کرد

$$Sum = (A \oplus B) \oplus C_i \quad (1)$$

$$C_{out} = A \cdot B \cdot C_i + \bar{A} \cdot B \cdot \bar{C}_i + A \cdot \bar{B} \cdot C_i + A \cdot \bar{B} \cdot \bar{C}_i \Rightarrow$$

$$C_{out} = A \cdot B \cdot (C_i + \bar{C}_i) + C_i \cdot (\bar{A} \cdot B + A \cdot \bar{B}) \Rightarrow$$

$$C_{out} = A \cdot B + C_i \cdot (A \oplus B)$$

به طور مشابه با ساده‌سازی تابع منطقی رقم نقلی خروجی نیز می‌توان به (۲) رسید. در (۲) با فرض $G = (A \oplus B)$ و همچنین ساده‌سازی‌های (۳)، تابع منطقی رقم نقلی خروجی را می‌توان به صورت (۴) بازنویسی کرد. همان‌طور که (۴) نشان می‌دهد، با استفاده از جمله اولی که برای تولید خروجی حاصل جمع تولید شد و ورودی‌های A و C_i و با استفاده از یک انتخاب کننده می‌توان رقم نقلی خروجی را نیز تولید کرد

$$\bar{G} = \overline{(\bar{A} \cdot B + A \cdot \bar{B})} \Rightarrow \bar{G} = \bar{A} \cdot \bar{B} + A \cdot B \Rightarrow \quad (3)$$

$$A \cdot \bar{G} = A \cdot \bar{A} \cdot \bar{B} + A \cdot A \cdot B \Rightarrow A \cdot \bar{G} = A \cdot B$$

$$C_{out} = A \cdot \bar{G} + C_i \cdot G \quad (4)$$

برای پیاده‌سازی انتخاب کننده (۴) نیز می‌توان از دو دروازه انتقالی استفاده کرد. همچنین برای پیاده‌سازی تابع منطقی XOR نیز از یک پیوند تونل مغناطیسی ثابت با مقاومت مشخص و یک پیوند تونل مغناطیسی قابل پیکربندی به صورت سری استفاده شده است (شکل ۵-الف). مقاومت

جدول ۱: مشخصات پیوند تونل مغناطیسی استفاده شده.

مقدار	پارامتر
دایرها	مقطع پیوند تونل مغناطیسی
۰.۹۵ نانومتر	ضخامت لایه اکسید
%۳۰	TMR
۰.۷ نانومتر	ضخامت لایه آزاد
۵۰ نانومتر در ۵۰ نانومتر	شعاع پیوند تونل مغناطیسی
۳ نانومتر	ضخامت لایه فلزی
۹۰ نانومتر در ۹۰ نانومتر	مساحت لایه فلزی
۲۰۰ میکروواهم در سانتیمتر	مقاومت لایه فلزی
۵ کیلوواهم تا ۲۰ کیلوواهم	مقاومت پیوند تونل مغناطیسی

تمام جمع کننده ارائه شده در [۲۰] از تعداد زیادی پیوند تونل مغناطیسی به صورت سری استفاده می کند که حساسیت این تمام جمع کننده را در برابر تغییرات فرایند ساخت و شرایط محیطی افزایش می دهد.


در مدار تمام جمع کننده پیشنهادی هیچ قسمت ترتیبی وجود نداشته و از سیگنال کلاک فقط برای متصل و قطع کردن پیوندهای تونل مغناطیسی به مدار نوشتن پیوندهای تونل مغناطیسی استفاده می شود. عدم استفاده از بخش ترتیبی باعث می شود که مدار کاملاً ترکیبی بوده و در نتیجه در برابر تابش ذرات پرانرژی و در نتیجه خطاهای چندگانه کاملاً ایمن باشد. این ویژگی باعث می شود که این تمام جمع کننده برای استفاده در هر شرایط محیطی مناسب باشد [۳] و [۲۸].

۵- نتیجه گیری

در این مقاله یک تمام جمع کننده نافارا مبتنی بر فناوری اسپیترونیک طراحی و ارائه شد. در مقایسه با تمام جمع کننده های موجود تمام جمع کننده ارائه شده در این مقاله بدون تحمیل سربار سخت افزاری زیادی به سیستم، ۵۰ تا ۸۴ درصد سریع تر بوده و همچنین ۳۹ تا ۹۶ درصد حاصل ضرب توان در تأخیر کمتری را دارد. از دیدگاه توان مصرفی نیز تمام جمع کننده ارائه شده در این مقاله در مقایسه با تمام جمع کننده ارائه شده در [۲۰] توان بیشتری مصرف می کند اما تمام جمع کننده ارائه شده در [۲۰] به علت استفاده از تعداد زیادی پیوند تونل مغناطیسی به صورت سری مشکل حساسیت در برابر تغییرات فرایند ساخت و شرایط محیطی را داشته و برای استفاده در هر محیطی مناسب نیست. در مقایسه با سایر تمام جمع کننده های موجود تمام جمع کننده ارائه شده در این مقاله این امکان را ایجاد می کند در زمان هایی که به تمام جمع کننده نیازی نیست، تمام جمع کننده را خاموش کرده و توان مصرفی را کاهش داد.

مراجع

- [1] N. S. Kim, T. Austin, D. Blaauw, T. Mudge, K. Flautner, J. S. Hu, M. Irwin, M. Kandemir, and V. Narayanan, "Leakage current: Moore's law meets static power," *Computer*, vol. 36, no. 12, pp. 68-75, Dec. 2003.
- [2] B. Hoefflinger, "ITRS: the international technology roadmap for semiconductors," *The Frontiers Collection*, pp. 161-174, 2011.
- [3] R. Rajaei and A. Amirany, "Reliable, high-performance, and nonvolatile hybrid SRAM/MRAM-based structures for reconfigurable nanoscale logic devices," *J. of Nanoelectronics and Optoelectronics*, vol. 13, no. 9, pp. 1271-1283, Mar. 2018.
- [4] W. Zhao, E. Belaire, C. Chappert, and P. Mazoyer, "Power and area optimization for run-time reconfiguration system on programmable chip based on magnetic random access memory," *IEEE Trans. on Magnetics*, vol. 45, no. 2, pp. 776-780, Feb. 2009.
- [5]



شکل ۶- نتیجه شبیه سازی تمام جمع کننده کاملاً نافارا پیشنهادی، (الف) نتیجه شبیه سازی سلول ذخیره سازی ورودی ها، (ب) نتیجه شبیه سازی دروازه منطقی XOR طراحی شده با استفاده از پیوند تونل مغناطیسی و (ج) نتیجه شبیه سازی تمام جمع کننده کاملاً نافارا پیشنهادی.

و دروازه منطقی XOR طراحی شده با استفاده از پیوند تونل مغناطیسی را نشان می دهد. استفاده از پیوند تونل مغناطیسی در طراحی دروازه منطقی XOR باعث کاهش تعداد ترانزیستورهای مصرفی برای پیاده سازی مدار و در نتیجه کاهش مساحت می شود. شکل ۶-ج نتیجه شبیه سازی مدار تمام جمع کننده پیشنهادی را نشان می دهد.

۴- مقایسه تمام جمع کننده ارائه شده با کارهای پیشین

جدول ۲ مقایسه تمام جمع کننده پیشنهادی را با جدیدترین کارهای پیشین نشان می دهد. همان طور که این جدول نشان می دهد، تمام جمع کننده پیشنهادی نافارا بوده و در نتیجه می توان در زمان هایی که به تمام جمع کننده نیازی نیست، تمام جمع کننده را خاموش کرده و توان ایستای مصرفی را کاهش داد. همچنین تمام جمع کننده پیشنهادی در بین تمام جمع کننده های نافارا کمترین تأخیر و حاصل ضرب توان در تأخیر را داشته (۳۹٪ تا ۹۵٪ حاصل ضرب توان در تأخیر کمتر) و سربار مساحت زیادی را نیز به سیستم تحمیل نمی کند (کمتر از ۱۵٪ افزایش مساحت اشغالی در بدترین حالت). از دیدگاه زمان خواندن نیز تمام جمع کننده پیشنهادی نسبت به تمام جمع کننده های نافارا موجود حداقل ۵۰ درصد سریع تر است.

در مقایسه با تمام جمع کننده ارائه شده در [۲۰] تمام جمع کننده پیشنهادی توان بیشتری مصرف می کند اما نکته قابل توجه این است که

جدول ۲: مقایسه تمام جمع کننده پیشنهادی با کارهای پیشین.

پیشنهادی	ارائه شده در [۲۱]	ارائه شده در [۲۰]	ارائه شده در [۱۹]	ارائه شده در [۱۸]	NVRH-MFA	ارائه شده در [۱۷]	ارائه شده در [۱۶]	تمام جمع کننده
۵	۰	۰	۳	۰	۰	۰	۰	پیوند توبل ثابت
۵	۱۴	۱۶	۳	۴	۵	۸	۸	مغناطیسی قابل پیکربندی
۵۸	۹۰	۴۹	۹۸	۴۴	۷۵	۵۸	۵۸	ترانزیستورهای CMOS
۱/۸	۱/۹	۱/۹	۲/۲	۵/۱	۵/۲	۵/۳	۵/۳	زمان تغییر حالت (نانوثانیه)
۴۱	۸۹	۱۱۲	۸۲	۲۲۴	۲۱۳	۲۵۸	۲۵۸	زمان خواندن (پیکوثانیه)
۱۶۷	۲۷۰	۱۰۱	۳۰۹	۴۰۵	۵۵۹	۸۰۴	۸۰۴	توان مصرفی (میکرووات)
۷	۲۴	۱۱	۲۵	۹۱	۱۱۹	۲۰۴	۲۰۴	حاصل ضرب توان در تأخیر (فمتؤول)
بله	بله	بله	بله	خیر	بله	بله	بله	نافرازیدن

- [23] O. Hassan, R. Faria, K. Y. Camsari, J. Z. Sun, and S. Datta, "Low-barrier magnet design for efficient hardware binary stochastic neurons," *IEEE Magnetics Letters*, vol. 10, pp. 1-5, Apr. 2019.
- [24] C. Pan and A. Naeemi, "A proposal for energy-efficient cellular neural network based on spintronic devices," *IEEE Trans. on Nanotechnology*, vol. 15, no. 5, pp. 820-827, Sept. 2016.
- [25] A. Amirany, M. H. Moaiyeri, and K. Jafari, "Process-in-memory using a magnetic-tunnel-junction synapse and a neuron based on a carbon nanotube field-effect transistor," *IEEE Magnetics Letters*, vol. 10, pp. 1-5, Dec. 2019.
- [26] M. A. Abeed and S. Bandyopadhyay, "Low energy barrier nanomagnet design for binary stochastic neurons: design challenges for real nanomagnets with fabrication defects," *IEEE Magnetics Letters*, vol. 10, pp. 1-5, Jan. 2019.
- [27] "Predictive Technology Model," *Predictive Technology Model, 2017*. [Online]. Available: http://ptm.asu.edu/modelcard/HP/32nm_HP.pm. [Accessed: 25- Oct-2017].
- [28] Z. Wang, W. Zhao, E. Deng, J. Klein, and C. Chappert, "Perpendicular-anisotropy magnetic tunnel junction switched by spin-hall-assisted spin-transfer torque," *J. of Physics D: Applied Physics*, vol. 48, no. 6, p. 065001, Feb. 2015.
- [29] A. Amirany and R. Rajaei, "Low power, and highly reliable single event upset immune latch for nanoscale CMOS technologies," in *Proc. Iranian Conf. on Electrical Engineering, ICEE'18*, pp. 103-107, Mashhad, Iran, 8-10 May 2018.
- [6] C. Chappert, A. Fert, and F. Van Dau, "The emergence of spin electronics in data storage," *Nature Materials*, vol. 6, no. 11, pp. 813-823, Nov. 2007.
- [7] S. Ikeda, et al., "Tunnel magnetoresistance of 604% at 300 K by suppression of Ta diffusion in CoFeB/MgO/CoFeB pseudo-spin-valves annealed at high temperature," *Applied Physics Letters*, vol. 93, no. 8, p. 082508, Aug. 2008.
- [8] J. Slonczewski, "Conductance and exchange coupling of two ferromagnets separated by a tunneling barrier," *Physical Review B*, vol. 39, no. 10, pp. 6995-7002, Apr. 1989.
- [9] A. Mochizuki, "TMR-based logic-in-memory circuit for low-power VLSI," *IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences*, vol. 88, no. 6, pp. 1408-1415, Aug. 2005.
- [10] R. Rajaei, "Radiation-hardened design of nonvolatile MRAM-based FPGA," *IEEE Trans. on Magnetics*, vol. 52, no. 10, pp. 1-10, Oct. 2016.
- [11] W. Zhao, E. Belhaire, C. Chappert, and P. Mazoyer, "Spin transfer torque (STT)-MRAM-based runtime reconfiguration FPGA circuit," *ACM Trans. on Embedded Computing Systems*, vol. 9, no. 2, pp. 1-16, Oct. 2009.
- [12] A. Amirany, F. Marvi, K. Jafari, and R. Rajaei, "Nonvolatile spin-based radiation hardened retention latch and flip-flop," *IEEE Trans. on Nanotechnology*, vol. 18, no. 5, pp. 1089-1096, Oct. 2019.
- [13] R. Rajaei, "Design of a radiation hardened register file for highly reliable microprocessors," *International J. of Engineering and Manufacturing*, vol. 6, no. 5, pp. 11-21, Feb. 2016.
- [14] W. Kang, Y. Ran, W. Lv, Y. Zhang, and W. Zhao, "High-speed, low-power, magnetic non-volatile flip-flop with voltage-controlled, magnetic anisotropy assistance," *IEEE Magnetics Letters*, vol. 7, pp. 1-5, Aug. 2016.
- [15] D. Suzuki and T. Hanyu, "Magnetic-tunnel-junction based low-energy nonvolatile flip-flop using an area-efficient self-terminated write driver," *J. of Applied Physics*, vol. 117, no. 17, pp. 17B504, Oct. 2015.
- [16] A. Amirany and R. Rajaei, "Nonvolatile, spin-based, and low-power inexact full adder circuits for computing-in-memory image processing," *Spin*, vol. 9, no. 3, p. 1950013, Aug. 2019.
- [17] E. Deng, Y. Wang, Z. Wang, J. Klein, B. Dieny, G. Prenat, and W. Zhao, "Robust magnetic full-adder with voltage sensing 2T/2MTJ cell," in *Proc IEEE/ACM Int. Symp. on Nanoscale Architectures, NANOARCH'15*, Boston, MA, USA, 8-10 Jul. 2015.
- [18] R. Rajaei and S. Bakhtavari Mamaghani, "Ultra-low power, highly reliable, and nonvolatile hybrid MTJ/CMOS based full-adder for future VLSI design," *IEEE Trans. on Device and Materials Reliability*, vol. 17, no. 1, pp. 213-220, Dec. 2017.
- [19] E. Deng, et al., "Low power magnetic full-adder based on spin transfer torque MRAM," *IEEE Trans. on Magnetics*, vol. 49, no. 9, pp. 4982-4987, Sept. 2013.
- [20] H. -P. Trinh, et al., "Magnetic adder based on racetrack memory," *IEEE Trans. on Circuits and Systems I: Regular Papers*, vol. 60, no. 6, pp. 1469-1477, Jun. 2013.
- [21] A. Amirany and R. Rajaei, "Fully nonvolatile and low power full adder based on spin transfer torque magnetic tunnel junction with spin-hall effect assistance," *IEEE Trans. on Magnetics*, vol. 54, no. 12, pp. 1-7, Oct. 2018.
- [22] A. Amirany and R. Rajaei, "Spin-based fully nonvolatile full-adder circuit for computing in memory," *Spin*, vol. 9, no. 1, p. 1950007, Apr. 2019.

عبدالله امیرانی تحصیلات خود را در مقطع کارشناسی مهندسی برق گرایش الکترونیک در دانشگاه کاشان در سال ۱۳۹۵ و کارشناسی ارشد مهندسی برق گرایش سیستم‌های الکترونیک دیجیتال در دانشگاه شهید بهشتی در سال ۱۳۹۷ با درجه عالی و جایگاه اول در بین ورودی‌های کارشناسی ارشد و کسب عنوان محقق برتر دانشجویی دانشکده برق به پایان رسانده است. نامبرده از سال ۱۳۹۷ نامه از دکتری دانشجویی در مهندسی برق گرایش الکترونیک دانشگاه شهید بهشتی بوده و علایق پژوهشی ایشان طراحی مدارهای مبتنی اسپیترونیک و فناوری‌های نوظهور، محاسبات تقریبی، طراحی مدارهای عصبگون و شبکه‌های عصبی می‌باشد. وی تاکنون ۱۰ مقاله در همایش‌ها و مجلات معتبر منتشر شده است.

کیان جعفری با کسب رتبه ممتاز در کنکور سراسری ریاضی فیزیک، موفق به ورود به دوره کارشناسی مهندسی برق (گرایش الکترونیک) در دانشگاه صنعتی اصفهان شد و پس از کسب مرک کارشناسی، با اخذ بورس عالیه دولت فرانسه جهت تحصیل در مقطع کارشناسی ارشد علوم کنفرانس فرانسه شد. به صورت همزمان، در دو گرایش مهندسی برق (یکی «الکترونیک» و دیگری «سیستم، پردازش سیگنال و تصویر») دوره کارشناسی ارشد را با موفقیت به پایان رساند و با کسب بورس تحقیقاتی وزارت علوم و تحقیقات فرانسه (مخخص دانشجویان برتر دانشگاه کارشناسی ارشد) مشغول به تحصیل در دوره دکتری در رشته مهندسی برق دانشگاه SUPELEC پاریس شد. پس از پایان دوره دکتری، به عنوان عضو هیئت علمی و مدیر پروژه‌های علمی و تحقیقاتی در بنیاد ملی تحقیقات و فناوری در دانشگاه پاریس (همزمان با فعالیت کاری تماموقت در آن بنیاد) شد. وی از شهریور ۱۳۹۳ به عنوان عضو هیأت علمی دانشکده مهندسی برق در دانشگاه شهید بهشتی تهران فعالیت می‌نماید. علاقه‌مندی‌های دکتر جعفری، طراحی، آنالیز و ساخت سامانه‌های میکرو و نانو، تست و مشخصه‌یابی آنها می‌باشد که در این زمینه تا کنون بیش از ۵۰ مقاله در مجلات و همایش‌های معتبر منتشر شده است.

رامین رجایی تحصیلات خود را در مقاطع تحصیلات تکمیلی در دانشکده مهندسی برق دانشگاه صنعتی شریف به پایان رساند و در سال ۱۳۹۳ موفق به اخذ مدرک دکتری با درجه عالی از این دانشگاه گردید. وی در سال ۱۳۹۴ به عنوان استادیار در دانشکده مهندسی برق دانشگاه شهید بهشتی مشغول به کار شد و این همکاری تا سال ۱۳۹۸ ادامه پیدا کرد. پس از آن وی در دانشگاه نوتردام ایالت ایندیانا آمریکا به عنوان استاد مهمان مشغول به کار شد و این همکاری همچنان ادامه دارد. علاقه‌مندی‌های پژوهشی دکتر رجایی شامل طراحی مدارها و سیستم‌ها بر مبنای فناوری‌های نوظهور برای کاربردهای مانند آموزش ماشین، طراحی سخت‌افزارهای شب‌دهنده برای شبکه‌های عصبی، امنیت سخت‌افزار و طراحی کم‌توان است. وی تا کنون بیش از ۵۰ مقاله در مجلات و همایش‌های معتبر منتشر کرده است.