﻿<?xml version="1.0" encoding="utf-8"?>
<ArticleSet>
  <ARTICLE>
    <Journal>
      <PublisherName>مرکز منطقه ای اطلاع رسانی علوم و فناوری</PublisherName>
      <JournalTitle>فصلنامه مهندسی برق و مهندسی کامپيوتر ايران</JournalTitle>
      <ISSN>16823745</ISSN>
      <Volume>23</Volume>
      <Issue>3</Issue>
      <PubDate PubStatus="epublish">
        <Year>2026</Year>
        <Month>3</Month>
        <Day>26</Day>
      </PubDate>
    </Journal>
    <ArticleTitle>Automatic Test Pattern Generation for Digital Combinational Circuits Using an Approximate Parallel Pattern Critical Path Tracing Index</ArticleTitle>
    <VernacularTitle>تولید خودکار آزمون برای مدارهای دیجیتال ترکیبی با به‌کارگیری شاخص ردیابی تقریبی مسیر بحرانی با الگوهای موازی‌</VernacularTitle>
    <FirstPage>198</FirstPage>
    <LastPage>208</LastPage>
    <ELocationID EIdType="doi" />
    <Language>fa</Language>
    <AuthorList>
      <Author>
        <FirstName>زینب</FirstName>
        <LastName>مرادی قیسوندی</LastName>
        <Affiliation>دانشگاه رازی</Affiliation>
      </Author>
      <Author>
        <FirstName>آرزو</FirstName>
        <LastName> کامران</LastName>
        <Affiliation>دانشگاه رازی، کرمانشاه</Affiliation>
      </Author>
    </AuthorList>
    <History PubStatus="received">
      <Year>2025</Year>
      <Month>8</Month>
      <Day>24</Day>
    </History>
    <Abstract>&lt;p style="text-align: justify;"&gt;In this study, we propose a test generation method for combinational digital circuits that leverages an index derived from an approximate critical path tracing technique to identify effective test vectors. Evaluation on benchmark circuits shows that this approximate index strongly correlates with the exact fault coverage index while requiring significantly lower computational effort. Using the proposed method, test sets were generated for several benchmark circuits and compared with other test generation approaches that employ either the exact fault coverage index or alternative approximate indices, such as probabilistic indices or simulation-based indices obtained via fault sampling. The results demonstrate that the proposed method efficiently achieves high fault coverage, reduces the number of test vectors, and lowers test generation time.&lt;/p&gt;</Abstract>
    <OtherAbstract Language="FA">&lt;p&gt;در این مطالعه، روشی برای تولید آزمون برای مدارهای دیجیتال ترکیبی ارائه شده است که از شاخص حاصل از روش ردیابی تقریبی مسیر بحرانی برای شناسایی بردارهای آزمون کارا استفاده می&amp;zwnj;کند. نتایج ارزیابی&amp;zwnj;ها در مدارهای محک نشان می&amp;zwnj;دهد که شاخص حاصل از این روش تقریبی دارای همبستگی قوی با شاخص دقیق پوشش اشکال است و ضمناً پیچیدگی محاسباتی آن بسیار کمتر از روش دقیق است. با استفاده از روش پیشنهادی، برای تعدادی از مدارهای محک، مجموعه آزمون تولید شده و نتایج آن با سایر روش&amp;zwnj;های تولید آزمون که از شاخص دقیق پوشش اشکال یا شاخص&amp;zwnj;های تقریبی دیگر مانند شاخص احتمالاتی یا شاخص حاصل از شبیه&amp;zwnj;سازی با نمونه&amp;zwnj;برداری اشکال استفاده می&amp;zwnj;کنند، مقایسه شده است. نتایج این مقایسه، کارایی روش آزمون پیشنهادی را از نظر پوشش اشکال، تعداد بردارهای آزمون، و زمان تولید آزمون تأیید می&amp;zwnj;کند.&lt;/p&gt;</OtherAbstract>
    <ObjectList>
      <Object Type="Keyword">
        <Param Name="Value">شبیه‌سازی اشکال، تولید خودکار آزمون برای مدارهای دیجیتال، پوشش اشکال، الگوی آزمون، ردگیری تقریبی مسیر بحرانی.</Param>
      </Object>
    </ObjectList>
    <ArchiveCopySource DocType="Pdf">http://ijece.org/en/Article/Download/51260</ArchiveCopySource>
  </ARTICLE>
</ArticleSet>