مرکز منطقه ای اطلاع رسانی علوم و فناوری فصلنامه مهندسی برق و مهندسی کامپيوتر ايران 16823745 20 2 2022 8 9 Analysis of SettlingTime in Charge Pump Phase-Locked loops regarding Non-ideal Effect تحلیل زمان قفل حلقه قفل فاز پمپ بار با در نظر گرفتن اثر غیر ایده‌آل 146 152 fa هادی ده بوید دانشکده مهندسی برق حبیب آدرنگ دانشکده مهندسی برق حمیدرضا ربیعی دانشکده مکاترونیک 2021 11 7 Phase locked loops (PLL) are widely used in telecommunication systems. Frequency characteristics and settling time are the two most important features of PLLs. In phase lock loops, several nonlinear factors can be considered, one of which is the nonlinear behavior of the phase detector. In fact, load pump phase locking loops (CPPLL) are nonlinear systems due to the nonlinear behavior generated by the load pump. Although the applied current is fixed in an ideal load pump, this is not fixed in practice because of the non-ideal behavior of the transistors. In this paper, considering the channel length modulation (CLM) effect caused by the drain-source voltage of MOSFET transistor, a more accurate model is presented for the phase detector. By investigating the non-linear differential equation dominating the system and using the step-response approximation for the transient time analysis, new equations are obtained for the settling time and overshooting. In order to check the validity of the specified non-linear equations, the simulation was conducted in MATLAB Simulink. Moreover, in order to better assess the proposed method, the performance of a PLL subjected to the transistor’s drain-source voltage has been simulated and the effect of the different loop parameters, such as the loop’s resistor and current has been investigated. The final results showed the appropriate accordance of the analytical equations with the simulation results. حلقه‌های قفل فاز (PLL) به طور گسترده در سیستم‌های مخابراتی مورد استفاده قرار می‏گیرند و از مهم‌ترین ویژگی‏های آنها می‏توان به مشخصات فرکانسی و زمان نشست اشاره نمود. در حلقه‏های قفل فاز، عوامل غیر خطی متعددی را می‏توان در نظر گرفت که یکی از آنها رفتار غیر خطی آشکارساز فاز می‏باشد. در واقع، حلقه‌های قفل فاز پمپ بار (CPPLL) به دلیل رفتار غیر خطی ایجادشده توسط پمپ بار، سیستم‌هایی غیر خطی‌اند. در یک پمپ بار ایده‌آل، جریان اعمالی ثابت است اما در عمل به علت اثرات غیر ایده‌آل ترانزیستور، ثابت نیست. در این مقاله با در نظر گرفتن اثر مدولاسیون طول کانال که ناشی از ولتاژ درین- سورس ترانزیستور ماسفت می‏باشد، مدل دقیق‌تری برای آشکارساز فاز در نظر گرفته شده است. با بررسی معادله دیفرانسیل غیر خطی حاکم بر سیستم و استفاده از تقریب پاسخ پله جهت تحلیل زمان گذرا، معادلات جدیدی برای زمان نشست و میزان بالازدگی به دست می‏آید. جهت بررسی اعتبار معادلات غیر خطی تعیین‌شده، شبیه‌سازی در سیمولینک متلب انجام شده است. همچنین برای ارزیابی بهتر روش پیشنهادی، عملکرد یک PLL که تحت تأثیر ولتاژ درین- سورس ترانزیستور است مورد شبیه‌سازی قرار گرفته و اثر پارامترهای مختلف حلقه از جمله مقاومت و جریان حلقه نیز بررسی شده است. نتایج نهایی، تطبیق مناسب بین روابط تحلیلی و نتایج شبیه‌سازی را نشان می‌دهد. حلقه قفل فاز (PLL)، جریان پمپ بار IP ، آشکارساز فاز (PD)، اثر مدولاسیون طول کانال ، زمان نشست Ts http://ijece.org/ar/Article/Download/32163