﻿<?xml version="1.0" encoding="utf-8"?>
<ArticleSet>
  <ARTICLE>
    <Journal>
      <PublisherName>مرکز منطقه ای اطلاع رسانی علوم و فناوری</PublisherName>
      <JournalTitle>فصلنامه مهندسی برق و مهندسی کامپيوتر ايران</JournalTitle>
      <ISSN>16823745</ISSN>
      <Volume>17</Volume>
      <Issue>2</Issue>
      <PubDate PubStatus="epublish">
        <Year>2019</Year>
        <Month>8</Month>
        <Day>25</Day>
      </PubDate>
    </Journal>
    <ArticleTitle>Analysis and Evaluation of the Effect of Design Parameters on Timing Parameters and Power Consumption of Static Flip-Flop in 16 nm  Technology Node</ArticleTitle>
    <VernacularTitle>تحلیل و بررسی تأثیر پارامترهای طراحی فلیپ‌فلاپ استاتیک بر مشخصه‌های زمانی و توان مصرفی آن در تکنولوژی 16 نانومتر</VernacularTitle>
    <FirstPage>145</FirstPage>
    <LastPage>152</LastPage>
    <ELocationID EIdType="doi" />
    <Language>fa</Language>
    <AuthorList>
      <Author>
        <FirstName>احسان</FirstName>
        <LastName>محمودی</LastName>
        <Affiliation></Affiliation>
      </Author>
      <Author>
        <FirstName>مرتضی </FirstName>
        <LastName>قلی پور</LastName>
        <Affiliation></Affiliation>
      </Author>
    </AuthorList>
    <History PubStatus="received">
      <Year>2018</Year>
      <Month>11</Month>
      <Day>11</Day>
    </History>
    <Abstract>Flip-flop is one of the important elements in the digital circuit’s design, which its performance affects the speed and power of the system. In this paper, appropriate simulations are used to obtain the timing parameters of the static flip-flop and investigate the effect of the width of different transistors on these parameters. Then, the effects of the supply voltage and manufacturing process parameters variation on the performance of the flip-flop are investigated. The widths of transistors are determined based on the desired energy-delay product (EDP) and power-delay product (PDP) for these two cases separately. Then, the effect of voltage variations on the increase of EDP and PDP are investigated compared to the base flip-flop. We used a static D-type flip-flop in our simulations. The simulations were performed using the HSPICE in 16 nm technology node at 1 GHz frequency.</Abstract>
    <OtherAbstract Language="FA">فلیپ‌فلاپ یکی از عناصر مهم در طراحی مدارهای دیجیتال است که کارایی آن در سرعت و توان مصرفی سیستم بسیار تأثیرگذار می‌باشد. در این مقاله با انجام شبیه‌سازی‌های مناسب، پارامترهای زمانی فلیپ‌فلاپ استاتیک به دست آمده و تأثیر ابعاد ترانزیستورهای مختلف بر این پارامترها مورد بررسی قرار گرفته است. سپس با تغییر ولتاژ تغذیه و پارامترهای فرایند ساخت، میزان تأثیر تغییرات این عوامل بر کارایی فلیپ‌فلاپ مورد ارزیابی قرار گرفته است. عرض ترانزیستورهای مدار بر اساس دستیابی به حاصل‌ضرب انرژی- تأخیر (EDP) و حاصل‌ضرب توان- تأخیر (PDP) مطلوب در دو حالت به صورت مجزا تعیین شده‌اند. سپس تأثیر تغییرات ولتاژ بر افزایش EDP و PDP در مقایسه با فلیپ‌فلاپ پایه مورد بررسی و ارزیابی قرار گرفته است. فلیپ‌فلاپ مورد بررسی در این مقاله فلیپ‌فلاپ استاتیک نوع D می‌باشد. شبیه‌سازی‌ها با استفاده از نرم‌افزار HSPICE در تکنولوژی 16 نانومتر و در فرکانس نامی GHz 1 انجام شده است.</OtherAbstract>
    <ObjectList>
      <Object Type="Keyword">
        <Param Name="Value">پارامترهای زمانیتوان مصرفیفلیپ‌فلاپ استاتیک</Param>
      </Object>
    </ObjectList>
    <ArchiveCopySource DocType="Pdf">http://ijece.org/ar/Article/Download/28613</ArchiveCopySource>
  </ARTICLE>
</ArticleSet>