﻿<?xml version="1.0" encoding="utf-8"?>
<ArticleSet>
  <ARTICLE>
    <Journal>
      <PublisherName>مرکز منطقه ای اطلاع رسانی علوم و فناوری</PublisherName>
      <JournalTitle>فصلنامه مهندسی برق و مهندسی کامپيوتر ايران</JournalTitle>
      <ISSN>16823745</ISSN>
      <Volume>7</Volume>
      <Issue>4</Issue>
      <PubDate PubStatus="epublish">
        <Year>2009</Year>
        <Month>12</Month>
        <Day>21</Day>
      </PubDate>
    </Journal>
    <ArticleTitle>Design of 15-Bit 12-MHz Nyquist Bandwidth 5th-Order Single Stage Sigma-Delta Modulator</ArticleTitle>
    <VernacularTitle>طراحي يک مدولاتور تک‌حلقه سيگما- دلتاي مرتبه 5 با پهناي باند نايکوئيست 12 مگاهرتز و دقت 15 بيت</VernacularTitle>
    <FirstPage>307</FirstPage>
    <LastPage>314</LastPage>
    <ELocationID EIdType="doi" />
    <Language>fa</Language>
    <AuthorList>
      <Author>
        <FirstName>مهدی</FirstName>
        <LastName>تقی‌زاده</LastName>
        <Affiliation></Affiliation>
      </Author>
      <Author>
        <FirstName>عبدالرضا</FirstName>
        <LastName> نبوي</LastName>
        <Affiliation></Affiliation>
      </Author>
    </AuthorList>
    <History PubStatus="received">
      <Year>2015</Year>
      <Month>11</Month>
      <Day>25</Day>
    </History>
    <Abstract>In this paper a 5th-Order single-loop Sigma-Delta Modulator with low distortion structure is presented. This structure, which uses integrator and IIR filter concurrently, has relatively less feedforward paths and modulator coefficients. Thus, its sensitivity to coefficient mismatching is reduced. To lower the power consumption of the modulator, the 2-order IIR filter block is implemented by single OTA, and a passive adder is used to realize input quantizer adder. Simulation results show that this structure can achieve 15-bit of resolution and 6 MHz input signal bandwidth, with 1.2 V supply voltage using a 0.13 µm CMOS technology. Power consumption of modulator is 53 mW. Comparing with other structures, the proposed modulator has higher performance because of increasing the DR and input bandwidth of modulator without extra increasing the power consumption.</Abstract>
    <OtherAbstract Language="FA">در اين مقاله يک مدولاتور سيگما- دلتاي تک‌حلقه مرتبه 5 با ساختار اعوجاج پايين ارائه مي‌شود. ساختار فوق که هم‌زمان از انتگرال‌گير و فيلتر IIR مرتبه 2 استفاده مي‌نمايد نسبت به ساختارهاي مشابه تعداد مسيرهاي پيش‌خور کمتري دارد که در نتيجه تعداد ضرايب مدولاتور کاهش يافته و حساسيت آن نسبت به عدم تطابق ضرايب کمتر مي‌شود. براي کاهش توان مدولاتور، فيلتر IIR مرتبه 2 با استفاده از يک تقويت‌کننده عملياتي پياده‌سازي و از يک جمع‌کننده سوئيچ- خازني براي تحقق جمع‌کننده ورودي قبل از کوانتايزر استفاده شده است. نتايج شبيه‌سازي نشان مي‌دهد که اين ساختار با ولتاژ تغذيه 2/1 ولت در تکنولوژي 13/0 ميکرومترCMOS ، مي‌تواند دقت 15 بيت و پهناي باند سيگنال ورودي 6 مگاهرتز به‌دست آورد. توان مصرفي مدولاتور فوق برابر 53 ميلي‌وات است. با مقايسه عملکرد ساختار ارائه‌شده با ساختارهاي مشابه، مشخص مي‌شود که طراحي فوق از پهناي باند و دقت بالاتري در ازاي اندک افزايش توان مصرفي برخوردار است.</OtherAbstract>
    <ObjectList>
      <Object Type="Keyword">
        <Param Name="Value">اعوجاج پايين
تابع تبديل نويز
فيلتر IIR
مدولاتور سيگما- دلتا</Param>
      </Object>
    </ObjectList>
    <ArchiveCopySource DocType="Pdf">http://ijece.org/ar/Article/Download/27962</ArchiveCopySource>
  </ARTICLE>
</ArticleSet>