

# طراحی فلیپفلاب‌های جدید سه‌سطحی در نانوالکترونیک با استفاده از CNFET

کتایون رهبری و سیدعلی حسینی

ترانزیستورهای کربن نانوتیوب CNFET با توجه به عملکرد بالا و همچنین توان مصرفی کم، گزینه مناسبی برای جایگزینی ترانزیستورهای MOS هستند [۳]. از ویژگی خوب این ترانزیستورها می‌توان به تغییر ولتاژ آستانه با توجه به تغییر قطر نانوتیوب‌ها اشاره کرد که می‌توان از آنها در طراحی مدارات چندسطحی با پیچیدگی کمتر و ساده‌تر استفاده نمود [۴]. از جمله کارهایی که در این زمینه انجام گرفته می‌توان به شمارنده سه‌سطحی [۵]، سولول حافظه [۶]، تمام جمع‌کننده [۷] تا [۱۰]، گیت‌های چهارسطحی [۱۱] و مقایسه‌کننده [۱۲] اشاره کرد. از مهم‌ترین مسائل برای رسیدن به اهداف مدارات چندسطحی، طراحی با پیچیدگی کم و نزدیک به مدارات باینری است؛ اما از طرفی مدارات چندسطحی دارای حاشیه نویز کمتری با توجه به افزایش سطوح منطق‌ها هستند و طراحی با داشتن حاشیه نویز بیشتر، حائز اهمیت است. از طرف دیگر حاصل ضرب توان در تأخیر کمتر (PDP) از مهم‌ترین مسائل در طراحی مدارات VLSI می‌باشد.

مدارات فلیپفلاب، شمارنده ارکان بسیار مهمی در مدارات ترتیبی در طراحی پردازنده‌ها می‌باشند. فلیپفلاب‌ها عناصر اصلی ذخیره‌سازی هستند که به طور گسترده‌ای در انواع طرح‌های دیجیتال مورد استفاده قرار می‌گیرند. به‌ویژه، امروز طرح‌های دیجیتالی، اغلب تکنیک‌های خط لوله را اتخاذ می‌کنند و بسیاری از مازویل‌های غنی از فلیپفلاب مانند رجیسترها، شیفت رجیسترها را به کار می‌گیرند [۱۳]. بنابراین فلیپفلاب‌ها بخش قابل توجهی از ناحیه تراشه و مصرف انرژی را در طراحی کلی سیستم به خود اختصاص می‌دهند. در مقایسه با کارهای گذشته، فلیپفلاب‌های ناشی از پالس ژنراتور بدليل ساختار تک لج، محبویت بیشتری نسبت به FF‌های مستراسلیو در برنامه‌های پرسرعت دارند و علاوه بر مزیت سرعت، سادگی مدار آنها باعث کاهش مصرف انرژی سیستم کلak می‌شود. از طرفی کاهش تعداد ترانزیستور باعث کاهش اتصالات می‌گردد. P-FF P-FF متشکل از یک مولد پالس برای سیگنال و یک لج قفل‌کننده برای ذخیره داده‌هاست. اگر پالس‌های محرک کاملاً باریک باشند، قفل مانند یک FF حساس به لبه عمل می‌کند و از آنجا که تنها یک لج قفل‌کننده مورد نیاز است، در مقایسه با فلیپفلاب مستراسلیو از پیچیدگی کمتری برخوردار می‌باشد. P-FF همچنین امکان استقرار زمان در مزهای چرخه کلak را دارد [۱۴]. با وجود این مزایا، مدار تولید پالس برای مقابله با تغییرات احتمالی در فناوری فرایند و شبکه توزیع سیگنال، نیاز به کنترل عرض پالس دارد. در این مقاله برای اولین بار فلیپفلاب سه‌سطحی با پالس ژنراتور، پیشنهاد و همین طور فلیپفلاب مستراسلیو از پیچیدگی کمتری به سه‌سطحی و نیز اولین فلیپفلاب با استفاده از بافر معرفی شده است. تمامی فلیپفلاب‌ها در طراحی‌های قبلی دارای تعداد ترانزیستور بیشتر به‌دلیل ساختار مستراسلیو هستند که در ساختار تک لج، تعداد ترانزیستور

چکیده: استفاده از مدارات چندسطحی می‌تواند باعث کاهش اتصالات داخل تراشه شود. کاهش اتصالات داخل تراشه‌ها باعث کاهش حجم تراشه و اتلاف توان در اتصالات می‌گردد. در سال‌های اخیر با توجه به توانایی نانوالکترونیک در طراحی مدارات چندسطحی، تحقیقاتی در این زمینه رونق گرفته است. مدارات ترتیبی، فلیپفلاب‌ها از اجزای مهم پردازنده‌ها و مدارات VLSI هستند. در این مقاله برای اولین بار، فلیپفلاب سه‌سطحی با پالس ژنراتور پیشنهاد گردیده و همین طور فلیپفلاب دیدک باینری به سه‌سطحی و نیز اولین فلیپفلاب با استفاده از بافر معرفی شده و سپس این فلیپفلاب‌ها با خودشان و مدارات قبلی مقایسه شده‌اند. همچنین از این فلیپفلاب‌ها در طراحی شمارنده سه‌سطحی استفاده شده است. نتایج شبیه‌سازی با نرم‌افزار HSPICE بیانگر عملکرد صحیح مدارات پیشنهادی می‌باشد. در مدل فلیپفلاب پالس ژنراتور STI ۲۰٪، در فلیپفلاب SP ۳۰٪ و در فلیپفلاب با بافر ۳۰٪ بهبود در تأخیر و کاهش در تعداد ترانزیستور وجود دارد. همین طور در جدول مقایسه، مزایا و معایب هر کدام مورد بررسی قرار گرفته است.


**کلیدواژه:** فلیپفلاب، مدارات سه‌سطحی، ترانزیستور نانوکربنی.

## ۱- مقدمه


یکی از مشکلات مدارات باینری، تعداد بالای اتصالات مدار است که باعث افزایش حجم تراشه و اتلاف توان در اتصالات می‌شود. یکی از راه‌حل‌ها برای کاهش اتصالات، استفاده از مدارات چندسطحی است. در مدارات چندسطحی به‌دلیل اینکه از هر خط، تعداد اطلاعات بیشتری عبور می‌کند می‌توان خطوط انتقال اطلاعات و اتصالات تراشه را کاهش داد. ظهور و کشف فناوری‌های جدید طی دهه‌های گذشته، فرصت‌هایی جدید را برای بلوغ منطق سه‌سطحی در صنعت نیمه‌هادی ایجاد کرده است [۱]. از اهداف مهم مدارات چندسطحی می‌توان به کاهش تعداد اتصالات در تراشه‌ها اشاره کرد که در نتیجه منجر به کاهش اتلاف توان مصرفی در اتصالات و نیز کاهش حجم تراشه می‌گردد [۲]. همچنین در سال‌های اخیر، کاهش ابعاد ترانزیستورها با مشکلاتی از قبیل تأثیرات کوانتومی، تونل‌زنی گیت، هزینه‌های بالای لیتوگرافی و افزایش جریان نشتی همراه بوده که از این رو محققان را به جایگزینی ترانزیستورهای MOS با فناوری‌های جدید نانو تشویق کرده است.

این مقاله در تاریخ ۱۰ دی ماه ۱۴۰۱ دریافت و در تاریخ ۲۹ اردیبهشت ماه ۱۴۰۲ بازنگری شد.

کتایون رهبری، دانشکده مهندسی کامپیوتر و برق، دانشگاه آزاد اسلامی واحد یادگار امام خمینی، تهران، ایران، (email: katirahbari@yahoo.com).  
سیدعلی حسینی (نویسنده مسئول)، دانشکده مهندسی کامپیوتر و برق، دانشگاه آزاد اسلامی واحد یادگار امام خمینی، تهران، ایران، (email: sal\_hosseiny@yahoo.com)



شکل ۱: شماتیک یک ترانزیستور نانوتیوب کربنی [۱۸].



شکل ۲: فلیپ‌فلاب سنتی.

جدول ۱: معکوس کننده‌های سه‌سطحی.

Input X	STI	PTI	NTI
۱	۲	۲	۲
۱	۱	۲	۰
۲	۰	۰	۰

کاهش یافته است. همچنین این فلیپ‌فلاب‌ها با خودشان و مدارات قبلی مقایسه گردیده‌اند و از آنها برای اولین بار در طراحی شمارنده سه‌سطحی استفاده شده است. نتایج شبیه‌سازی با نرم‌افزار HSPICE بیانگر عملکرد صحیح مدارات پیشنهادی می‌باشد. همچنین روش پیشنهادی و روش‌های گذشته با هم مقایسه و ارزیابی شده و مزایا و معایب هر کدام نیز مورد بررسی قرار گرفته است.

### ۳- مدارات پیشنهادی


#### ۱-۳ فلیپ‌فلاب پیشنهادی با ساختار STI

ابتدا در شکل ۲ ساختار فلیپ‌فلاب سنتی آمده که از دو لج مستراسلیو ساخته شده است. گیت انتقالی اول برای اعمال ورودی و گیت انتقالی دوم برای قطع و وصل حلقه لج می‌باشد. وقتی سیگنال کلاک "۰" است، در لج مستراسلیو گیت انتقالی، ورودی را انتقال می‌دهد. دومین گیت قطع است و در نتیجه خروجی، همان حالت قبل را حفظ می‌کند و لج اسلیو همان حالت قبل را نشان می‌دهد. وقتی سیگنال کلاک "۱" است، لج مستراسلیو قطع شده و گیت انتقالی لج اسلیو، ورودی را انتقال می‌دهد و در نتیجه خروجی برابر با ورودی می‌شود.


در اینجا برای اولین بار به جای استفاده از ساختار مستراسلیو در فلیپ‌فلاب‌های سه‌سطحی از ساختار پالس ژنراتور استفاده گردیده و فلیپ‌فلاب‌های سه‌سطحی بر پایه ساختار پالس ژنراتور طراحی شده‌اند (شکل ۳). فلیپ‌فلاب ناشی از پالس ژنراتور به دلیل ساختار تک لج، محبوبیت بیشتری نسبت به فلیپ‌فلاب‌های مستراسلیو در مدارات بازی‌بر پرسرعت دارد. علاوه بر مزیت سرعت، سلاگی مدار آن باعث کاهش مصرف انرژی سیستم کلاک می‌شود. فلیپ‌فلاب‌هایی که بر پایه پالس ژنراتور PG-FFF هستند، مشتمل از یک مولد پالس برای سیگنال و یک لج قفل کننده برای ذخیره داده‌ها هستند. اگر پالس‌های محرک کاملاً باریک باشند، قفل مانند یک فلیپ‌فلاب حساس به لبه عمل می‌کند. از آنجا که تنها یک لج قفل کننده نیاز است، فلیپ‌فلاب تک لج در مقایسه با فلیپ‌فلاب مستراسلیو از پیچیدگی کمتری برخوردار است. در شکل ۳ لج فلیپ‌فلاب با استفاده از STI و مدار پالس ژنراتور آورده شده است.

### ۲- تئوری ترانزیستور نانولوله کربنی


ساختار CNFET شبیه MOS است با این تفاوت که دیواره تک‌جادره نانوتیوب کربنی بین درین و سورس شبیه کانال هدایت عمل می‌کند [۱۵]. یک نانولوله کربنی تک‌جادره بسته به زاویه کایرال می‌تواند به عنوان یک هادی یا نیمه‌هادی عمل کند که با جفت عدد صحیح  $(m, n)$  نشان داده می‌شود. با درنظر گرفتن شاخص  $(m, n)$  مشخص می‌گردد که نانولوله کربن، فلزی یا نیمه‌هادی است. در صورتی که  $n - m \neq 3i$  یا  $m = n$  باشد، نانولوله یک رسانا و در غیر این صورت نیمه‌هادی است [۱۶]. شکل ۱ ساختار مداری CNFET را نشان می‌دهد [۱۷] و [۱۸]. همچنین عملکرد ترانزیستورهای نانولوله کربنی، وقتی ولتاژ گیت  $VDD/2$  است می‌تواند به صورت یک سوئیچ عمل کند. با قطر  $1/487$  نانومتر کلید وصل و با قطر  $783/0$  کلید باز است [۱۹].



شکل ۳: فلیپفلاب با استفاده از (الف) STI و (ب) پالس ژنراتور.




شکل ۴: عملکرد پالس ژنراتور، (الف) مدار NAND و (ب) مدار STI.




فلیپفلاب مستراسلیو عمل کند. همچنین تعداد ترانزیستور از ۳۴ در نوع مستراسلیو به ۲۴ عدد کاهش یافته است.

همان طور که در ساختار بعدی مشاهده می‌شود، شکل ۵ فلیپفلاب با پالس ژنراتور ساختار طراحی شده در [۵] است که نحوه عملکرد این مدار نیز همانند قسمت قبل می‌باشد. زمانی که کلاک "۰" است، گره edge صفر بوده و حلقه لج همان حالت قبلی را نشان می‌دهد و وقتی کلاک "۱" است، با وجود خازن با تأخیر گره edge صفر و در یک لحظه کوتاه،


عملکرد این مدار شکل ۴ می‌باشد و به این صورت است که کلاک زمانی که "۰" است، خروجی پالس ژنراتور صفر می‌شود؛ اما زمانی که کلاک "۱" می‌شود بدليل وجود خازن با تأخیر ناچیزی، خروجی NOT صفر عرض پالس مدت تأخیر، خروجی پالس ژنراتور "۱" می‌شود که مقدار عرض پالس مورد نیاز برای تغییرات در ساختار را تولید می‌کند. انتخاب مقدار خازن و همچنین قطر و تعداد نانوتیوب‌ها برای تنظیم عرض پالس مورد نیاز بسیار حائز اهمیت است؛ زیرا باعث می‌شود که ساختار همانند



شکل ۶: فلیپفلاب پیشنهادی با بافر.



شکل ۷: فلیپفلاب پیشنهادی با بافر و استفاده از پالس ژنراتور.



شکل ۸: فلیپفلاب دیکد باینری به سه‌سطحی.

گیت انتقالی فعال می‌شود و ورودی را به خروجی انتقال می‌دهد.

### ۲-۳ فلیپفلاب سه‌سطحی پیشنهادی با بافر


در اینجا فلیپفلاب جدیدی معرفی شده که با استفاده از بافر، طراحی گردیده است. در شکل ۶ حالت مستراسلیو آن معرفی شده که می‌تواند حساس به لبه بالارونده یا پایین‌رونده باشد. در اینجا وقتی کلاک "۰" است گیت انتقالی اول، ورودی را به خروجی لج اول از طریق بافر انتقال می‌دهد و لج دوم قفل می‌باشد و همان خروجی لج قبل را نشان می‌دهد؛ اما وقتی کلاک "۱" می‌شود خروجی لج اول در حالت قبل از طریق لج دوم به خروجی انتقال پیدا می‌کند و هردوی به خروجی از طریق لج دوم انتقال می‌یابد که همانند فلیپفلاب‌های سنتی عمل می‌کند. شکل ۷ همان لج پیشنهادی اما با ساختار پالس ژنراتور است که عملکرد آن مانند عملکرد فلیپفلاب سنتی می‌باشد که در قبل توضیح داده شد.

### ۳-۳ فلیپفلاب سه‌سطحی پیشنهادی با باینری

برای رسیدن به حاشیه نویز بالا در اینجا فلیپفلاب سه‌سطحی جدیدی

معرفی شده که از فلیپفلاب باینری، انکر و PTI و NTI تشکیل شده است. به دلیل استفاده از فلیپفلاب باینری، حاشیه نویز بالایی حدود  $VDD/2$  بدست می‌آید. ساختار پیشنهادی در شکل ۸ معرفی گردیده و ساختمان داخلی آن در شکل ۹ آمده است. نحوه عملکرد این فلیپفلاب به این صورت می‌باشد که وقتی ورودی "۰" است، خروجی NTI و PTI هر دو برابر "۰" منطقی است. زمانی که کلاک "۱" می‌باشد، لج فلیپفلاب‌ها قادر به انتقال "۱" منطقی به خروجی خود یعنی ورودی انکر هستند و انکر به این صورت عمل می‌کند که زمانی که هر دو ورودی آن "۱" منطقی باشد،  $T_1$  و  $T_4$  روشن می‌شوند و خروجی انکر برابر "۱" منطقی می‌شود که با همان ورودی مدار پیشنهادی برابر است. حال با تغییر کلاک از "۱" به "۰"، فلیپفلاب‌های باینری همان حالت قبل خود را عبور می‌دهند؛ پس خروجی انکر بی‌تغییر می‌ماند.

وقتی ورودی "۱" منطقی باشد، خروجی  $0 = NTI = 2$  و  $PTI = 1$  است. زمانی که کلاک "۱" منطقی باشد فلیپفلاب‌های باینری، ورودی را به خروجی منتقل می‌کند و در نتیجه ورودی انکر "۰" و "۱" منطقی است؛ پس طبق عملکرد انکر  $T_1$  و  $T_4$  روشن می‌شوند و خروجی برابر با



شکل ۹: ساختمان داخلی فلیپفلاب دیکد به باینری، (الف) فلیپفلاب باینری و (ب) انکدر.


### ۳-۴ شمارنده با استفاده از فلیپفلابهای پیشنهادی

شمارنده همانند شکل ۱۰ بر اساس شمارنده طراحی شده در [۵] آورده شده است. اساس کار بر این است که سطح منطقی بعدی در ورودی فلیپفلاب با استفاده از ساکسسور قرار می‌گیرد و با آمدن هر کلاک، سطح بعدی جایگزین می‌شود [۵].

### ۴- نتایج شبیه‌سازی


مدارات طراحی شده با استفاده از نرم‌افزار HSPICE و کتابخانه ۳۲ نانومتر دانشگاه استنفورد، شبیه‌سازی [۲۰] و [۲۱] و اندازه‌ها و تعداد نانوتیوب‌ها در ساختارها ذکر شده که نشان‌دهنده عملکرد درست مدرات است. توان مصرفی، تأخیر در بدترین حالت و PDP تحت بارهای مختلف، تلوارانس ساخت و دما مورد ارزیابی قرار گرفته‌اند.

شکل موج خروجی مدار فلیپفلابهای پالس ژنراتور پیشنهادی در شکل ۱۱ آمده که عملکرد صحیح مدار در گذار از حالات مختلف را نشان می‌دهد. همان طور که مشخص است خروجی پالس برای مدت زمان کمی بهدلیل وجود خازن، تأخیر در تولید "۰" دارد که همان مدت زمان، عرض پالس مورد نیاز را برای اینکه ساختار به صورت فلیپفلاب مستراسلیو حساس به لبه عمل کند، تولید می‌نماید و ورودی به خروجی منتقل می‌شود. همچنین شکل ۱۲ شامل عملکرد فلیپفلاب با لج بافر مستراسلیو و فلیپفلاب دیکد به باینری می‌باشد. تأخیر در بدترین حالت و متوسط توان مصرفی و PDP در شرایط یکسان و تعداد ترانزیستورهای مورد استفاده در جدول ۲ گزارش شده است. همان طور که مشاهده می‌گردد، PDP فلیپفلاب پالس ژنراتور با استفاده از STI نسبت به نوع مستراسلیو خود ۵۳٪ و همچنین تأخیر آن ۳۰٪ بهبود یافته و تعداد




شکل ۱۰: شمارنده [۵].

"۱" منطقی می‌شود که با همان ورودی برابر است. زمانی که کلاک "۰" می‌شود فلیپفلابها همان حالت قبل خود را حفظ می‌کنند و در نتیجه تغییری در خروجی به وجود نمی‌آید.  
زمانی که ورودی "۳" منطقی است، خروجی NTI و PTI برابر "۰" می‌باشد. زمانی که کلاک "۲" است فلیپفلابهای باینری فعال بوده و "۰" را به انکدر انتقال می‌دهند که عملکرد انکدر به این صورت است که اگر هر دو ورودی "۰" باشد، ۴T و ۵T روشن می‌شوند و خروجی برابر "۳" منطقی می‌شود که با ورودی برابر است. اگر کلاک از "۳" به "۰" رود، فلیپفلابها در حالت قبلی خود قفل شده و همان حالت قبلی را نشان می‌دهند. مزیت این فلیپفلاب نسبت به بقیه فلیپفلابهای سه‌سطحی، استفاده از فلیپفلاب باینری است که حاشیه نویز بالایی در حدود  $VDD/2$  دارند؛ اما در فلیپفلابهای سه‌سطحی این مقدار به  $VDD/4$  می‌رسد اما دارای تعداد زیادی ترانزیستور نسبت به بقیه طراحی‌ها می‌باشد.



شکل ۱۲: نتایج حاسیه فاز در (الف) مدارات با STI، (ب) مدارات باینری و (ج) مدارات پیشنهادی در سه‌سطحی.




شکل ۱۱: نتایج شبیه‌سازی فلیپ‌فلاپ‌های پیشنهادی.

جدول ۲: نتایج فلیپ‌فلاپ‌های پالس ژنراتور، دیکد به باینری و لج بافر.

Circuits	No. of transistor	Structure	PDP ( $10^{-18}$ )	Average power (uW)	Delay (ps)
STI-Based D.F.F.F	۳۴	Master-slave	۳۷,۵	۱,۰۳	۲۶,۵
STI-Based PG.F.F.F	۲۴	۱ latch	۱۷,۵	۱	۱۷,۵
SP-Based D.F.F.F	۴۲	Master-slave	۱۰	۰,۵۴۲	۲۴
SP-Based PG.F.F.F	۲۸	۱ latch	۷,۶۵	۰,۵۶	۱۸
Buffer-Based D.F.F.F	۲۶	Master-slave	۱۸,۱	۰,۶۳۲	۲۸,۷۷
Buffer-Based PG.F.F.F	۲۱	۱ latch	۸,۴۷	۰,۵۳۳	۱۵,۹
Decode to binary D.F.F.F	۴۴	Master-slave	۱۴	۰,۸۷۵	۱۶
[۲۲] FF	۱۶	Master-slave	۳۵	۰,۶	۲۱
[۲۳] FF	۳۰	Master-slave	۲۳,۵۲	۱,۱۲	۲۱
[۲۴] FF	۴۸	Mater-slave	۵,۴۱	۰,۱	۵۶,۱
[۲۵] FF	۷۰	Master-slave	۶۳,۳۶	۰,۸	۷۹,۲


NAND از ۴۲ به ۲۸ ترانزیستور کاهش یافته است. مدارات پیشنهادی با پالس ژنراتور در مقایسه با کارهای گذشته دارای ۲۳٪، ۲۵٪ و ۶۲٪ در PDP نسبت به [۲۲]، [۲۵] و [۲۳] به ترتیب بهبود داشته و در مقایسه با [۲۴] ۵۲٪ در تأخیر بهبود داشته است. همچنین جدول ۳ مقایسه بین فلیپ‌فلاپ‌ها را از لحاظ تعداد ترانزیستور، حاسیه نویز و PDP مورد ارزیابی قرار داده که فلیپ‌فلاپ پالس ژنراتور با استفاده از بافر و فلیپ‌فلاپ پالس ژنراتور با استفاده از لج SP دارای بهترین شرایط از لحاظ

ترانزیستورها با توجه به ساختارهای استفاده شده که شامل ۱۲ ترانزیستور در NAND و STI می‌باشد. تعداد ترانزیستورها از ۳۴ به ۲۴ کاهش یافته است. همچنین فلیپ‌فلاپ پالس ژنراتور با استفاده از بافر با تعداد ترانزیستور ۶ نسبت به فلیپ‌فلاپ مستراسلیو نوع خود ۵۳٪ و در تأخیر آن ۴۵٪ بهبود داشته است. PDP در فلیپ‌فلاپ پالس ژنراتور با استفاده از لج ۲۲٪ نسبت به مستراسلیو نوع خود و تأخیر آن ۲۵٪ بهبود داشته است. همچنین تعداد ترانزیستور با توجه به تعداد ترانزیستور ساختار



(a)

شکل ۱۳: نتایج شبیه‌سازی فلیپ‌فلاپ‌های پیشنهادی، (الف) پالس ژنراتور با STI، (ب) پالس ژنراتور با لج SP-D، (ج) پالس ژنراتور با لج بافر، (د) مسترالسیلو با لج بافر و (ه) دیکد به باینری.



(b)

جدول ۳: مقایسه بین فلیپ‌فلاپ‌های پیشنهادی.

Description	حاشیه نویز	PDP	تعداد ترانزیستور
STI-Based PFF	کمترین	متوسط	کم
SP-Based PFF	بالا	کمترین	کم
Decode Binary	بالاترین	متوسط	بیشترین
STI-Based FF	کمترین	بیشترین	متوسط
SP-Based FF	بالا	کم	بالا
Buffer-Based PFF	بالا	کم	کمترین
Buffer-Based DFF	بالا	متوسط	کم

جدول ۴: حاشیه نویز.


Design	SNM (V)
STI [۳]	۰.۱۸
BUFFER	۰.۲۱
SP-D [۵]	۰.۲۱
Binary Latch	۰.۴۴

حاشیه نویز، PDP و تعداد ترانزیستور هستند و تنها فلیپ‌فلاپ مسترالسیلو SP-D است که به راحتی قابل تبدیل به شمارنده می‌باشد.


حاشیه نویز از دیگر مشخصات مهم در طراحی مدارات چندسطحی می‌باشد. بدینهای است که در مدارات چندسطحی برخلاف باینری، سطوح منطقی به هم نزدیکتر هستند و به همین دلیل، حاشیه نویز کاهش می‌یابد و این مسئله را می‌توان به عنوان یکی از معایب مهم مدارات چندسطحی دانست. برای یک معکوس‌کننده دوستوحی، ماکسیمم نویز مارجين  $VDD/2$  در حالت ایده‌آل است که این مقدار در سه‌سطحی مارجين  $(VDD - NM^-)/2$  در حالت ایده‌آل است که  $NM^- = NM^+ + 1$ . با توجه به اینکه  $4$  تغییر حالت از  $(NM^- \rightarrow 0)$  و  $(NM^+ \rightarrow 1)$  وجود دارد برابر  $VDD/4$  می‌شود که در جدول ۴ حاشیه نویز و نحوه محاسبه با استفاده از نمودار پروانه‌ای در [۵] آمده است. برای به دست آوردن حاشیه نویز، لج طراحی شده در نظر گرفته شده است. برای اینکه گزارش گردیده که کوچک‌ترین مرتع به عنوان حاشیه نویز در نظر گرفته شده است. همان طور که مشخص است خروجی پالس برای مدت زمان محدود. همان طور که مقدار خروجی پالس برای مدت زمان کمی بدلیل وجود خازن، تأخیر در تولید "۰" دارد که همان مدت زمان،

مقدار حاشیه نویز، محاسبه و در جدول ۴ گزارش شده است.


شکل ۱۳ موج خروجی مدار فلیپ‌فلاپ‌های پالس ژنراتور پیشنهادی در شکل ۱۳ آمده که عملکرد صحیح مدار در گذار از حالات مختلف را نشان می‌دهد. همان طور که مشخص است خروجی پالس برای مدت زمان کمی بدلیل وجود خازن، تأخیر در تولید "۰" دارد که همان مدت زمان،



(c)




(d)



(e)

جدول ۵: مقایسه بین فلیپفلاب‌های پیشنهادی.

Description	حاشیه نویز	PDP	تعداد ترانزیستور
STI-Based PFF	کمترین	متوسط	کم
SP-Based PFF	بالا	کمترین	کم
Decode Binary	بالاترین	متوسط	بیشترین
STI-Based FF	کمترین	بیشترین	متوسط
SP-Based FF	بالا	کم	بالا
Buffer-Based PFF	بالا	کم	کمترین
Buffer-Based DFF	بالا	متوسط	کم



شکل ۱۴: فلیپفلاب‌ها تحت بار خازنی مختلف.

جدول ۶: نتایج شبیه‌سازی فلیپفلاب‌ها تحت بار خازنی.

Capacitor (fF)	STI Based PG.F.F.F	SP Based PG.F.F.F	Buffer Based PG.F.F.F	Decode to binary	Buffer Based D.F.F.F
	Delay (ps)				
0.5	30	20	18	22.5	45.4
1	47	32.5	27	36	62
2	61.5	45.5	38	54.5	90
Power (uW)					
0.5	1.12	0.475	0.65	1	0.65
1	2	0.522	0.83	1.12	0.8
2	2.7	0.7	1	1.46	1.2
PDP ( $10^{-18}$ )					
0.5	33.6	9.5	11.7	22.5	29.5
1	94	17	22.41	40.32	49.6
2	172.2	31.85	38	7.57	10.8

در جدول ۶ مقایسه بین فلیپفلاب‌های پالس ژنراتور تحت بار خازن fF، بهترین PDP مربوط به فلیپفلاب پالس ژنراتور با SP-D است که بهترین در مقایسه با فلیپفلاب پالس ژنراتور STI، مستراسیلو بافر، پالس ژنراتور بافر و دیکد به باینری ۸۱٪، ۵۰٪، ۲۵٪ و ۵۷٪ بهبود دارد.

در جداول ۸ و ۹ مقایسه بین شمارنده‌های پیشنهادی آمده است.

از مهمترین چالش‌ها در قطعات با مقیاس نانو، حساسیت نسبت به تلوارانس ساخت می‌باشد که می‌تواند تأثیر منفی روی مدارات بگذارد. به طور تجربی ثابت شده که تغییرات در CNT، تغییر در قطر نانولوله و تغییر در فاصله بین نانولوله‌ها (pitch) است [۲۱]. مدارات پیشنهادی شامل ساکسسور، پروسسور، بافر، فلیپفلاب پیشنهادی و شمارنده‌های آسنکرون در یک بیت در تلوارانس مختلف ساخت بررسی شده‌اند. برای محاسبه تلوارانس ساخت، تغییرات قطر و pitch در CNTFET در نظر گرفته شده و اختلاف بیشترین و کمترین PDP در هر مرحله محاسبه گردیده است. شبیه‌سازی‌ها با استفاده از آنالیز مونت‌کارلو تا  $\pm 15\%$  توزیع گوسین  $\sigma \pm 3$  انجام شده و در شکل ۱۶ آمده که نشان می‌دهند مدارات پیشنهادی نسبت به تلوارانس ساخت، عملکرد درستی دارند. همچنین تمام فلیپفلاب‌های پالس ژنراتور ارائه شده تحت تلوارانس ساخت بر اساس آنچه گفته شد مورد بررسی قرار گرفتند. تجزیه و تحلیل مونت‌کارلو نیز با  $2 \pm 10$  تا  $17 \pm 1$  تغییر توزیع گوسی در سطح  $\sigma \pm 3$  انجام شد. همان طور که در شکل ۱۷ آمده است، کلیه طرح‌های پیشنهادی از نظر تغییرات فرایند ساخت دارای پایداری مناسبی هستند.

## ۵- نتیجه‌گیری

مدارات سه‌سطحی به عنوان پایگاهی کارآمد و اقتصادی در سیستم‌های

عرض پالس مورد نیاز برای اینکه ساختار به صورت فلیپفلاب مستراسیلو حساس به لبه عمل کند، تولید می‌کند و ورودی به خروجی منتقل می‌شود. همچنین شکل ۱۳ شامل عملکرد فلیپفلاب با لج بافر مستراسیلو و فلیپفلاب دیکد به باینری نیز می‌باشد. تأخیر در بدترین حالت و متوسط توان مصرفی و PDP در شرایط یکسان و تعداد ترانزیستورهای مورد استفاده در جدول ۲ گزارش شده است. همان طور که مشاهده می‌شود، PDP فلیپفلاب پالس ژنراتور با استفاده از STI نسبت به نوع مستراسیلو خود ۵۳٪ و همچنین تأخیر آن ۳۰٪ بهبود دارد و تعداد ترانزیستور از ۳۴ به ۲۴ کاهش یافته است. همچنین فلیپفلاب پالس ژنراتور با استفاده از بافر نسبت به فلیپفلاب مستراسیلو نوع خود، ۵۳٪ و تأخیر آن ۴۵٪ بهبود داشته است. PDP در فلیپفلاب پالس ژنراتور با استفاده از لج SP-D ۲۲٪ نسبت به مستراسیلو نوع خود و تأخیر آن ۴۲ به ۲۸ ترانزیستور کاهش یافته است. همچنین جدول ۵ مقایسه بین فلیپفلاب‌ها را لحظه تعداد ترانزیستور، همچنین جدول ۶ نمایش داده که فلیپفلاب پالس ژنراتور با استفاده از بافر و فلیپفلاب پالس ژنراتور با استفاده از SP دارای بهترین شرایط از لحظه حاشیه نویز، PDP و تعداد ترانزیستور هستند و تنها فلیپفلاب مستراسیلو SP-D است که به راحتی قابل تبدیل به شمارنده می‌باشد. مدارات فلیپفلاب پیشنهادی در رنج مختلفی از خازن بار شبیه‌سازی شده که تأخیر، توان مصرفی و PDP آن در جدول ۶ آمده و در شکل ۱۴ نمایش داده شده که نشان دهنده عملکرد صحیح تحت بار خازنی مختلف هستند. همچنین در رنج دمای مختلف نیز شبیه‌سازی شده و نتایج آن در شکل ۱۵ و جدول ۷ آمده که نشان دهنده ثبات عملکرد فلیپفلاب‌های پیشنهادی در تغییر دمای است. با توجه به نتایج به دست آمده

جدول ۷: نتایج شبیه‌سازی فلیپفلاب‌ها تحت دماهای مختلف.

Temperatuue (°C)	STI Based PG.F.F.F	SP Based PG.F.F.F	Buffer Based PG.F.F.F	Decode to binary	Buffer Based D.F.F.F
Delay (ps)					
۰	۱۷/۸	۱۸/۲	۱۶	۱۶/۲	۸/۸
۱۰	۱۷/۵	۱۸	۱۵/۹	۱۶/۱	۲۸/۵
۳۰	۱۷/۳	۱۸	۱۵/۹	۱۶	۲۸/۳
۵۰	۱۷/۲	۱۷/۹۸	۱۵/۸۷	۱۵/۹۵	۲۸/۳۵
۷۰	۱۷	۱۷/۹۵	۱۵/۹	۱۵/۹۸	۲۸/۳۲
Power (uW)					
۰	۰/۹۸	۰/۵۳۲	۰/۵۱	۰/۸۲	۰/۶۲
۱۰	۱	۰/۵۶	۰/۵۳	۰/۸۷	۰/۶۳۳
۳۰	۱/۱۲	۰/۶۲	۰/۵۶	۰/۹۱	۰/۶۵
۵۰	۱/۱۵	۰/۶۵	۰/۵۸	۰/۹۵	۰/۶۷۵
۷۰	۱/۲	۰/۶۷۵	۰/۶	۰/۹۸	۰/۶۸۵
PDP ( $10^{-18}$ )					
۰	۱۷/۵۸	۹/۵۸	۸/۱۶	۱۳/۴۴	۱۷/۸۵
۱۰	۱۷/۵	۱۰/۰۸	۸/۴۲	۱۴	۱۷/۰۴
۳۰	۱۹/۳۷	۱۱/۱۶	۸/۹	۱۴/۵۶	۱۹/۱
۵۰	۱۹/۵۵	۱۱/۶۸	۹/۲	۱۵/۱۵	۱۹/۱۳
۷۰	۲۰/۵	۱۲/۱۱	۹/۵۴	۱۵/۶۶	۱۹/۴

جدول ۸: مقایسه نتایج شبیه‌سازی شمارنده‌ها با استفاده از فلیپفلاب‌های پالس ژنراتور پیشنهادی.

Counter	Delay (ps)	Average power (uW)	PDP ( $10^{-18}$ )	No. of transistors
STI-Based PG.F.F.F	۱/۸	۲/۴	۵۲/۳۲	۳۲
SP-Based PG.F.F.F	۱۸/۲	۱/۲	۲۱/۸۴	۳۶
Decode to Binary D.F.F.F	۱۸	۱/۱	۱۸/۱۸	۵۸
Buffer Based PG.F.F.F	۲۶	۰/۸۳	۲۱/۵۸	۳۰
Buffer Based D.F.F.F	۲۹/۲	۰/۹	۲۶/۲۸	۳۸
STI-Based D.F.F.F	۲۵	۱/۶۴	۴۱/۲۵	۴۲
SP-Based D.F.F.F	۲۵	۰/۴	۱۰	۲۲

جدول ۹: مقایسه شمارنده‌ها.


تعداد ترانزیستور	حاصل ضرب توان در تأخیر (PDP)	بیشترین	کم	شمارنده‌های سه‌سطحی	حاشیه نویز
کم	بیشترین	کمترین	کمترین	STI-Based PFF	کمترین
کم	کم	بالا	بالا	SP-Based PFF	بالا
بیشترین	کم	بالاترین	بالاترین	Decode to Binary D.F.F.F	بالاترین
متوسط	زیاد	کمترین	کمترین	D.F.F.F	کمترین
کمترین	کمترین	بالا	بالا	SP-D.F.F.F	بالا
کم	کم	بالا	بالا	Buffer-Based PFF	بالا
متوسط	کم	بالا	بالا	Buffer-Based F.F.F	بالا

ساختار مستراسلیو، توان مصرفی بهتری دارد. مدارات طراحی شده در این مقاله، قابل استفاده در بسیاری از مدارات دیجیتال هستند و انتظار می‌رود که مدارهای طراحی شده در بسیاری از کاربردهای منطق سه‌سطحی نانوتکنولوژی در آینده مورد استفاده قرار گیرند.


## مراجع

- [1] M. Mukaidono, "Regular ternary logic functions ternary logic functions suitable for treating ambiguity," *IEEE Trans. Computers*, vol. 35, no. 2, pp. 179-183, Feb. 1986.
- [2] A. Heung and H. T. Mouftah, "Depletion/enhancement CMOS for a lower power family of three-valued logic circuits," *IEEE J. Solid-State Circuits*, vol. 20, no. 2, pp. 609-616, Apr. 1985.

محاسباتی، توجه محققان را طی دهه گذشته جلب کرده‌اند. با پیشرفت فناوری‌های نوظهور، تحقق ساختارهای محاسباتی سه‌سطحی بیش از هر زمان دیگری ممکن بوده و تحقیقات قابل توجهی در مورد این موضوعات در سال‌های اخیر صورت گرفته است. در این مقاله، ابتدا فلیپفلاب‌هایی مبتنی بر پالس ژنراتور، ارائه و با مستراسلیو مقایسه شد و نوعی دیگر از فلیپفلاب دیکد باینری به سه‌سطحی ارائه گردید. سپس با استفاده از همین مدارات و طبق شمارنده‌ها طراحی و با هم مقایسه شد. نتایج شبیه‌سازی با نرمافزار HSPICE کتابخانه ۳۲ نانومتر دانشگاه استنفورد نشان‌دهنده عملکرد صحیح مدارات است. ساختار تک لج دارای تعداد ترانزیستور و اتصالات کمتر نسبت به ساختار مستراسلیو می‌باشد؛ اما




(الف)




(ب)

شکل ۱۷: نمودار نتایج شبیه‌سازی طرح‌های پیشنهادی تحت تلوارans ساخت.

- [10] Stanford Nanoelectronics Lab, *VS-CNFET Model: Stanford University Virtual Source CNFET Model* [Online]. (2008) Available: <https://nano.stanford.edu/downloads/vs-cnfet-model>.
- [11] J. Shaikh and F. Rahman, "High speed and low power preset-able modified TSPC D flip-flop design and performance comparison with TSPC D flip-flop," in *Proc. Int. Symp. on Devices, Circuits and Systems*, 4 pp., Howrah, India, 29-31 Mar. 2018.
- [12] J. Deng, et al., "Carbon nanotube transistor circuits: circuit-level performance benchmarking and design options for living with imperfections," in *Proc. Int. Solid State Circuits Conf.*, pp. 70-588, Howrah, India, San Francisco, CA, USA, 11-15 Feb. 2007.
- [13] M. Aguirre-Hernandez and M. Linares-Aranda, "A clock-gated pulse-triggered D flip-flop for low-power high-performance VLSI synchronous systems," in *Proc. Int. Caribbean Conf. on Devices, Circuits and Systems*, pp. 293-297, Playa del Carmen, Mexico, 26-28 Apr. 2006.
- [14] M. H. Moaiyeri, A. Doostaregan, and K. Navi, "Design of energy-efficient and robust ternary circuits for nanotechnology," *IET Circuits, Devices, Syst.*, vol. 5, no. 4, pp. 285-296, Jul. 2011.
- [15] E. Shahrom, S.A Hosseini, "A new low power multiplexer based ternary multiplier using CNTFETs," *AEU International Journal of Electronics and Communications*, vol.15, no. 4, pp. 191-207,2018.
- [16] S. Tabrizchi and K. Navi, "Novel CNTFET ternary circuit technologies for high-performance and energy-efficient design," *IET Circuits*, vol. 13, no. 2, pp. 193-202, Mar. 2019.
- [17] M. Takbiri and K. Navi, "Analysis review of noise margin in MVL: clarification of a deceptive matter," *Circuits and System*, vol. 38, pp. 4280-4301, 2019.
- [18] M. Ghelichkhan, S. A. Hosseini, and S. H. Pishgar Komleh, "Multi-digit binary-to-quaternary and quaternary-to-binary converters and their applications in nanoelectronics," *Circuits Syst. Signal Process.*, vol. 39, pp. 1920-1942, 2020.
- [19] S. Kim and T. Lim, "An optimal gate design for the synthesis of ternary logic circuits," in *Proc. 23rd Asia and South Pacific Design Automation Conf., ASP-DAC'18*, pp. 476-481, Jeju, South Korea, 22-25 Jan. 2018.
- [20] M. Shahangian, S. A. Hosseini, S. H. Pishgarkomleh, "Design of a multi-digit binary to ternary convert based on CNTFETs," *Circuits and systems and Signal Processing*, vol. 38, pp. 2544-2563, 2019.
- [21] S. A. Hosseini, S. Etezadi, "A novel very low-complexity multi-valued logic comparator in nanoelectronics," *Circuits and systems and Signal Processing*, vol. 38, pp. 4056-4078, 2019.
- [22] M. H. Moayeri and M. K. Q. Jooq, "Breaking the limits in ternary logic: an ultra efficient auto backup/restore nonvolatile ternary flip-flop using negative capacitance CNTFET technology," *IEEE Access*, vol. 9, pp. 132641-132651, 2021.



شکل ۱۵: نتایج شبیه‌سازی فلیپ‌فلاب‌ها تحت دمای مختلف.



شکل ۱۶: نتایج شمارنده‌ها با فلیپ‌فلاب‌های پالس ژنراتور، دیکد به باینری و مستراسیلو با لج بافر تکبیتی.

- [3] M. H. Moaiyeri, Z. M. Taheri, M. Rezaei Khezeli, and A. Jalali, "Efficient passive shielding of MWCNT interconnects to reduce crosstalk effects in multiple-valued logic circuits," *IEEE Trans. Electromagn. Compat.*, vol. 61, no. 5, pp. 1593-1601, Oct. 2019.
- [4] M. Rezaei Khezeli, M. H. Moaiyeri, and A. Jalali, "Comparative analysis of simultaneous switching noise effects in MWCNT bundle and Cu power interconnects in CNTFET-based ternary circuits," *IEEE Trans. Very Large Scale Integr. (VLSI) Syst.*, vol. 27, no. 1, pp. 37-46, Jan. 2019.
- [5] K. Rahbari and S. A. Hosseini, "Novel ternary D-flip-flap-flop and counter based on successor and predecessor in nanotechnology," *AEU Int. J. Electron. Commun.*, vol. 109, pp. 107-120, Sept. 2019.
- [6] K. Rahbari and S. A. Hosseini, "Design of ternary logic gates and buffer based memory cell in nanoelectronics," *International J. of Electronics*, vol. 109, no. 11, pp. 1973-1995, 2022.
- [7] A. Akturk, G. Pennington, N. Goldsman, and A. Wickenden, "Electron transport and velocity oscillations in a carbon nanotube," *IEEE Trans. Nanotechnol.*, vol. 6, no. 4, pp. 469-474, Jul. 2007.
- [8] A. Raychowdhury and K. Roy, "Carbon nanotube electronics: design of high-performance and low-power digital circuits," *IEEE Trans. on Circuits Syst. I, Reg. Papers*, vol. 54, no. 11, pp. 2391-2401, Nov. 2007.
- [9] M. Moonesan, R. F. Mirzaee, M. S. Daliri, and K. Navi, "Robust fuzzy SRAM for accurate and ultra-low-power MVL and fuzzy logic applications," *Electronics Letters*, vol. 52, no. 25, pp. 2032-2034, Dec. 2016.

**کتابیون رهبری** تحصیلات خود را در مقاطع کارشناسی، کارشناسی ارشد و دکتری برق الکترونیک به ترتیب در سال‌های ۱۳۸۹، ۱۳۹۲ و ۱۳۹۹ از دانشگاه آزاد اسلامی قزوین در مقاطع کارشناسی و کارشناسی ارشد و در مقطع دکتری از دانشگاه آزاد اسلامی یادگار امام خمینی(ره) به پایان رسانده است و هم‌اکنون مدرس دانشکده مهندسی برق و کامپیوتر دانشگاه غیاث‌الدین جمشید کاشانی و موسسات غیرانتفاعی از سال ۱۳۹۱ می‌باشد. نامبرده همچنین در سال‌های ۱۳۹۴ الی ۱۴۰۲ در سمت مدیر گروه دپارتمان برق و کامپیوتر موسسه غیرانتفاعی اوج فعال بوده است. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: مدارات مجتمع، مدارات دیجیتال، منطق چند سطحی و ترانزیستور نانوکرینی و پردازش تصویر.

- [23] A. A. Javadi, M. Morsali, and H. M. Moayeri, "Magnetic nonvolatile flip-flops with spin-hall assistance for power gating in ternary systems," *J. of Computational Electronics*, vol. 19, no. 3, pp. 175-1186, Sept. 2020.
- [24] T. Sharma and L. Kumre, "Design of unbalanced ternary counters using shifting literals based D-Flip-Flops in carbon nanotube technology," *Elsevier, Computer and Electronic J.*, vol. 93, Article ID: 107249, Jul. 2021.
- [25] R. Faghah Mirzaee and N. Farahani, "Design of a ternary edge-triggered D flip-flap-flop for multiple-valued sequential logic," *J. of Low Power Electronics*, vol. 13, no. 1, pp. 36-46, Mar. 2017.

**سید علی حسینی** تحصیلات خود را در مقاطع کارشناسی ارشد و دکتری برق الکترونیک به ترتیب در سال‌های ۱۳۸۱ و ۱۳۸۸ به پایان رسانده است و هم‌اکنون عضو هیأت علمی در سمت استادیار دانشکده مهندسی برق و کامپیوتر دانشگاه آزاد اسلامی یادگار امام خمینی(ره) از سال ۱۳۸۲ می‌باشد. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: مدارات مجتمع، مدارات دیجیتال، منطق چند سطحی، ترانزیستور نانوکرینی و پردازش تصویر.