مقاله پژوهشی

تقویت‌کننده کسکود تاشده با بازیابی مجدد به کمک خازن‌های راه‌انداز مسیر مستقیم

محمد رشتیان و علی خامسی نایینی

چکیده: در این مقاله یک تقویت‌کننده کسکود تاشده با بازیابی مجدد بر مبنای تقویت‌کننده کسکود تاشده بازیافته متداول ارائه شده است. عملکرد تقویت‌کننده پیشنهادی نسبت به تقویت‌کننده کسکود تاشده بازیافته مرسوم به طور قابل توجهی بهبود یافته است. در تقویت‌کننده پیشنهادی، منابع جریان طبقه خروجی تقویت‌کننده کسکود تاشده بازیافته که دارای مقدار ثابتی هستند مورد توجه قرار گرفته‌اند و با ایجاد مسیری بین ورودی و خروجی به کمک اتصالات خازنی به منابع جریان پویا تبدیل شده‌اند. بهره ولتاژ، پهنای باند، فرکانس بهره واحد و نرخ چرخش در توان برابر در مقایسه با تقویت‌کننده پیشین بهبود قابل توجهی یافته است. نتایج شبیه‌سازی با استفاده از شبیه‌ساز HSPICE و با فناوری فایل‌های ۱۸۰ nm CMOS نشان می‌دهد که بهره ولتاژ ٦ دسی‌بل، نرخ چرخش ۳۵٪ و پهنای باند تقریباً ۳۰٪ نسبت به تقویت‌کننده کسکود تاشده بازیافته، افزایش و علاوه بر آن نویز معادل در ورودی نیز در حدود ۳٦٪ کاهش یافته است. نرخ چرخش،توان مصرفی و بهره ولتاژ تقویت‌کننده بهبودیافته به ترتیب برابر ۹۳/۵ ولت بر میکروثانیه، ۱/۰۲ میلی‌وات و ٦۸/۳ دسی‌بل می‌باشد.

کلیدواژه: **تقویت‌کننده کسکود تاشده بازیافته، تقویت‌کننده کسکود تاشده بازیافته بهبودیافته، فرکانس بهره واحد، نرخ چرخش، نویز معادل در ورودی.**

۱- مقدمه

تقویت‌کننده‌های هدایت انتقالی عملیاتی (OTA) یکی از بلوک‌های اصلی و اساسی در مدارهای آنالوگ و مجتمع هستند. تقویت‌کننده کسکود تاشده، یکی از معماری‌های رایج تقویت‌کننده‌های هدایت انتقالی عملیاتی (OTA) است که به دلیل عملکرد مناسب فرکانسی در حالت حلقه بسته، یکی از گزینه‌های مناسب برای مدارهای با ولتاژ تغذیه و توان پایین محسوب می‌شود. علاوه بر این به دلیل پهنای باند زیاد و حاشیه فاز مناسب در مدارات نمونه بردار و مبدل‌های داده نیز استفاده می‌شود [۱] تا [۴].

علی‌رغم مزایای فوق، تقویت‌کننده کسکود تاشده با محدودیت‌های بهره و نرخ چرخش[1] مواجه است. این محدودیت‌ها در فناوری‌های جدیدتر به دلیل کانال کوتاه ترانزیستورهای ماسفت تحت تأثیر قرار می‌گیرند و در نتیجه شدت می‌یابند [۵]. در دهه‌های اخیر، توپولوژی‌های مختلفی با هدف بهبود عملکرد تقویت‌کننده کسکود تاشده معرفی گردیده است. تغییر منابع جریان ثابت در تقویت‌کننده کسکود تاشده معمولی به منابع جریان پویا روشی برای افزایش نرخ چرخش و بهره ولتاژ مدار است که این روش کسکود تاشده بازیافته نامیده می‌شود [۶]. علاوه بر این، تغییرات دیگری در تقویت‌کننده کسکود تاشده اعمال گردیده که در [۱] ارائه شده و این تغییرات منجر به افزایش نرخ چرخش و بهره ولتاژ نسبت به تقویت‌کننده کسکود تاشده بازیافته گردیده است. همچنین مداراتی بر مبنای کنترل ولتاژ بدنه ترانزیستورهای ماسفت پیشنهاد شده که به افزایش سوئینگ در ورودی و خروجی تأکید دارند [۲]، [۷] و [۸]. استفاده از منبع جریان دنباله‌ای تطبیقی وابسته به ولتاژ ورودی در طبقه اول نیز یکی از راهکارهای گزارش‌شده در سال‌های اخیر است. در این روش منبع جریان دنباله‌ای طبقه اول ثابت نبوده و با افزایش ولتاژ ورودی تفاضلی افزایش می‌یابد و در نتیجه نرخ چرخش به طور قابل ملاحظه‌ای زیاد می‌شود. البته در این روش ولتاژ مد مشترک ورودی محدود می‌گردد [۹]. استفاده از فیدبک مثبت نیز یکی از روش‌های افزایش بهره در این تقویت‌کننده است که معمولاً به افزایش نرخ چرخش می‌انجامد ولی معمولاً مشکلاتی در پایداری تقویت‌کننده نیز به همراه دارد [۵] و [۱۰]. همچنین روش‌های دیگری مبتنی بر افزایش امپدانس خروجی توسط تقویت‌کننده‌های کمکی ارائه شده‌اند که تنها به افزایش بهره منجر می‌شوند و تأثیری بر نرخ چرخش ندارند [۱۱].

در این مقاله، منابع جریان طبقه خروجی یک تقویت‌کننده کسکود تاشده تمام‌تفاضلی بازیافته که هنوز جریان ثابت دارند مورد توجه قرار گرفته‌اند و با استفاده از اتصالات خازنی، مسیر جدیدی بین ورودی و خروجی تقویت‌کننده ایجاد شده است. این مسیرهای جدید، منابع جریان خروجی را از منبع جریان ثابت به منبع جریان پویا تغییر می‌دهند و در نتیجه نرخ چرخش و بهره ولتاژ تقویت‌کننده افزایش خواهد یافت.

در بخش دوم تقویت‌کننده کسکود تاشده بازیافته مورد بررسی قرار می‌گیرد. سپس در بخش سوم به ایده اصلی مقاله پرداخته شده و در بخش چهارم نتایج شبیه‌سازی ارائه می‌گردد.

۲- تقویت‌کننده کسکود تاشده بازیافته

شکل‌های ۱ و ۲ به ترتیب تقویت‌کننده‌های کسکود تاشده متعارف تمام‌تفاضلی (FC)[2] و کسکود تاشده بازیافته (RFC)[3] را نشان می‌دهند. چنانچه در شکل ۱ نشان داده شده است، ترانزیستورهای $M3$ و $M4$ تنها نقش یک منابع جریان ساده را دارند [۶]. جهت افزایش بازدهی می‌توان از ترانزیستورهای $M3$ و $M4$ نیز به عنوان راه‌انداز

این مقاله در تاریخ ۲۹ فروردین ماه ۱۴۰۰ دریافت و در تاریخ ۱۱ آذر ماه ۱۴۰۰ بازنگری شد.

محمد رشتیان (نویسنده مسئول)، مرکز آموزش عالی هوانوردی و فرودگاهی کشور، تهران، ایران، (email: rashtian@catc.ac.ir).

علی خامسی نایینی، مرکز آموزش عالی هوانوردی و فرودگاهی کشور، تهران، ایران، (email: ali.khamesi@ms.catc.ac.ir).

1. Slew Rate

2. Folded Cascode

3. Recycling Folded Cascode



شکل ۱: تقویت‌کننده کسکود تاشده متعارف *FC*.



شکل ۲: تقویت‌کننده کسکود تاشده بازیافته (*RFC*).

اضافی استفاده کرد که ایده اصلی تقویت‌کننده RFC بر همین مبنا استوار است.

با فرض این که هر یک از ترانزیستورهای $M۱$ و $M۲$ در شکل ۱ با دو ترانزیستور مشابه در شکل ۲ جایگزین شده باشند به طوری که $W_{M۱a}=W_{M۱b}=۰/۵W_{M۱}$ است، می‌توان نشان داد که بهره تفاضلی تقویت‌کننده‌های FC و RFC از روابط زیر به دست می‌آید

$$\begin{aligned} A_{FC} &= g_{m۱}R_{o۱} \\ R_{o۱} &\approx g_{m۸}r_{o۸}r_{o۱۰}\left\|g_{m۶}r_{o۶}(r_{o۴}\left\|r_{o۲}\right.\right) \end{aligned} \quad (۱)$$

$$\begin{aligned} A_{RFC} &= G_{m_{RFC}}R_{o_f} \\ G_{m_{RFC}} &= (K_{RFC}+۱)g_{m_{۱a}} \\ g_{m۱a} &= \frac{۱}{۲}g_{m_۱} \\ R_{o_f} &\approx g_{m_۸}r_{o_۸}r_{o_{۱۰}}\left\|g_{m_۶}r_{o_۶}(r_{o_{۲a}}\left\|r_{o_{۲a}}\right.\right) \end{aligned} \quad (۲)$$

واضح است اعمال سیگنال بزرگ به ورودی مثبت تقویت‌کننده RFC ترانزیستورهای $M۱a$ و $M۱b$ را خاموش می‌کند. با خاموش‌شدن ترانزیستور $M۱b$، آینه جریان $M۴a:M۴b$ نیز خاموش می‌شود و لذا ترانزیستور $M۲a$ وارد ناحیه تریودی عمیق[1] می‌شود که می‌توان جریانش را در این حالت تقریباً صفر در نظر گرفت. بنابراین کل جریان



شکل ۳: تقویت‌کننده پیشنهادی *IRFC*.

منبع جریان دنباله‌ای[2] از ترانزیستور $M۲b$ عبور می‌کند و K برابر آن از طریق ترانزیستور $M۳a$ به ترانزیستور $M۵$ تزریق می‌شود. با توجه به توضیحات فوق می‌توان نشان داد که نرخ چرخش در حالت تفاضلی از رابطه زیر به دست می‌آید

$$SR^{+}_{diff}=SR^{-}_{diff}=\frac{۲kI_b}{C_L} \quad (۳)$$

توان مصرفی تقویت‌کننده RFC به ترتیب از (۴) محاسبه می‌گردد

$$P_{diss}=(۲(K_{RFC}-۱)\frac{I_b}{۲}+۲I_b)\times V_{dd} \quad (۴)$$

می‌توان نشان داد هرچند افزایش K_{RFC} به افزایش نرخ چرخش و بهره منجر می‌شود ولی با کاهش حاشیه فاز همراه است و لذا در افزایش K_{RFC} محدودیت وجود دارد.

۳- بررسی تقویت‌کننده بهبودیافته پیشنهادی (*IRFC*)

مقایسه تقویت‌کننده‌های FC و RFC نشان می‌دهد ترانزیستورهای $M۳$ و $M۴$ در تقویت‌کننده FC که تنها یک منبع جریان ساده هستند، در تقویت‌کننده RFC با منابع جریان آینه‌ای جایگزین شده‌اند. آینه جریان‌های جایگزین‌شده، رفتار پویای مدار را بهبود می‌بخشد و موجب افزایش نرخ چرخش و بهره ولتاژ می‌شوند.

همان طور که در شکل ۲ دیده می‌شود ترانزیستورهای $M۹$ و $M۱۰$ همچنان یک منبع جریان ساده هستند. در این مقاله توجه اصلی ما بر به کارگیری این ترانزیستورها در بهبود رفتار پویای مدار است. از طرفی باید در نظر داشت که ترانزیستورهای فوق، افزاره نهایی شبکه مد مشترک هستند و ولتاژ مد مشترک خروجی از طریق تنظیم ولتاژ گیت این ترانزیستورها در سطح مطلوب قرار می‌گیرد. لذا مدار پیشنهادی جایگزین این ترانزیستورها می‌بایست علاوه بر بهبود رفتار پویای سیستم، قادر به کنترل ولتاژ مد مشترک خروجی نیز باشد. مدار تقویت‌کننده بهبودیافته *IRFC*[3] پیشنهادی در شکل ۳ آمده است. چنانچه در این شکل دیده

1. Deep Triode Region

2. Tail Current Source

3. Improved Recycling Folded Cascode



شکل ۴: مدار معادل سیگنال کوچک تقویت‌کننده *IRFC*.

می‌شود، هر یک از ترانزیستورهای $M۹$ و $M۱۰$ به دو ترانزیستور دیگر تقسیم شده‌اند. ترانزیستورهای $M۹b$ و $M۱۰b$ نسبت به ترانزیستورهای $M۹a$ و $M۱۰a$ کوچک‌ترند و $W_{۹a}/W_{۹b}=۱۰$ انتخاب شده است. گیت ترانزیستورهای $M۹b$ و $M۱۰b$ مستقیماً به خروجی شبکه فیدبک مد مشترک (CMFB)[1] متصل هستند ولی ترانزیستورهای $M۹a$ و $M۱۰a$ از طریق دو ترانزیستور گیت شناور $M۱۳$ و $M۱۴$ با مقاومت معادل بسیار بزرگ به خروجی CMFB متصل شده‌اند [۱۲]. در واقع ولتاژ DC گیت ترانزیستورهای $M۹a$ و $M۱۰a$ همانند ترانزیستورهای $M۹b$ و $M۱۰b$ است. آرایش فوق این امکان را می‌دهد تا سطح ولتاژ گیت ترانزیستورهای $M۹a$ و $M۱۰a$ از طریق درایو مناسب خازن‌های $C۱$ و $C۲$ در جهت بهبود رفتار پویای مدار تغییر یابد. مقدار خازن‌های فوق به گونه‌ای انتخاب شده که نسبت به خازن‌های پارازیتی مدار بزرگ‌تر باشند، لذا در عمل این خازن‌ها در مدار مشابه باطری عمل می‌کنند.

ترانزیستورهای $M۱c$ و $M۲c$ به منظور اعمال سیگنال مناسب به گیت ترانزیستورهای $M۹a$ و $M۱۰a$ از طریق خازن‌های $C۱$ و $C۲$ به طبقه ورودی اضافه شده‌اند. همان طور که در شکل ۳ دیده می‌شود، عرض ترانزیستورهای $M۱a$ و $M۱b$ در طبقه ورودی، α برابر ترانزیستور $M۱$ و عرض ترانزیستور $M۱c$، β برابر آن فرض شده است. در واقع ترانزیستور $M۱$ در شکل ۱ به سه ترانزیستور $M۱a$، $M۱b$ و $M۱c$ شکسته شده است و بنابراین جریان DC هر یک از ترانزیستورهای $M۱a$، $M۱b$ و $M۱c$ به ترتیب برابر با αIb، αIb و βIb می‌شود. توان مصرفی کل مدار از (۵) به دست می‌آید. واضح است که مقدار $۲\alpha+\beta$ باید برابر با یک باشد

$$P_{diss}=(۲I_b+۲\alpha(K_{IRFC}-۱)I_b)\times V_{dd} \qquad (۵)$$

برای مقایسه دو تقویت‌کننده FC و $IRFC$ در توان برابر می‌بایست داشته باشیم

$$۲I_b+۲\alpha(K_{IRFC}-۱)I_b=۴I_b \qquad (۶)$$

در این مقاله مقدار α و β برابر با ۱/۳ و K_{RFC} و K_{IRFC} نیز برابر با ۴ در نظر گرفته شده‌اند. با توجه به (۳) و به جهت آن که توان مصرفی سه تقویت‌کننده فوق با مقادیر ذکرشده یکسان باشند، لازم است که مقدار منبع جریان دنباله‌ای تقویت‌کننده RFC، ۰/۸ مقدار مشابه آن (۲Ib) در تقویت‌کننده FC و تقویت‌کننده $IRFC$ (یعنی برابر با ۱/۶ Ib) باشد.

۳-۱ بررسی نرخ چرخش در تقویت‌کننده پیشنهادی

همان طور که در شکل ۳ ملاحظه می‌شود، با اعمال سیگنال ورودی تفاضلی بزرگ مثبت به مدار و با توجه به توضیحات بخش قبل، ترانزیستورهای $M۱a$، $M۱b$ و $M۱c$ خاموش و ترانزیستور $M۲a$ هم وارد ناحیه تریودی عمیق می‌شود. در این شرایط جریان Ib ۲ تقریباً تماماً مابین ترانزیستورهای $M۲b$ و $M۲c$ تقسیم می‌گردد. بنابراین جریان ترانزیستور $M۲b$ و $M۲c$ به ترتیب برابر با $۲\alpha Ib/(\alpha+\beta)$ و $۲\beta Ib/(\alpha+\beta)$ خواهد شد. در نتیجه، جریان ترانزیستور $M۵$ برابر با $۲\alpha K_{IRFC}Ib/(\alpha+\beta)$ و ترانزیستور $M۶$ هم خاموش می‌گردد. از طرفی با خاموش‌شدن $M۱c$، ولتاژ درین ترانزیستور $M۱d$ کاهش می‌یابد و این کاهش ولتاژ از طریق خازن $C۲$ به گیت ترانزیستور $M۱۰a$ منتقل می‌شود. پس از اعمال سیگنال بزرگ مثبت به تقویت‌کننده، ترانزیستور $M۱d$ خاموش می‌شود و بنابراین تغییرات ولتاژ در گیت این ترانزیستور تقریباً برابر با ولتاژ اور درایو[2] آن است. اگر فرض کنیم که خازن $C۲$ به اندازه کافی بزرگ است، همین تغییرات ولتاژ در گیت $M۱۰a$ نیز ظاهر خواهد شد. می‌توان تغییرات جریان ترانزیستور $M۱۰a$ را از روابط زیر محاسبه نمود

$$\Delta V_{G_{۱۰a}}\approx\Delta V_{G_{۹a}}$$
$$\sqrt{\frac{۲k''I_b}{\mu_p Cox(\frac{W}{L})_{۹a}}}-\sqrt{\frac{۲\times۰/۹I_b}{\mu_p Cox(\frac{W}{L})_{۹a}}}=\sqrt{\frac{۲(\beta I_b)}{\mu_n Cox(\frac{W}{L})_{۱d}}} \qquad (۷)$$

در روابط فوق فرض شده است که جریان ترانزیستور $M۱۰a$ قبل و بعد از اعمال سیگنال بزرگ به ترتیب برابر با Ib ۰/۹ و K″Ib خواهد بود. از طرفی در این حالت ولتاژ گیت و درین ترانزیستور $M۲d$ افزایش خواهند یافت و این افزایش ولتاژ از طریق خازن $C۱$ به گیت ترانزیستور $M۹a$ منتقل می‌گردد. در اینجا فرض شده است که این افزایش ولتاژ، جریان ترانزیستور $M۹a$ را تقریباً به صفر نزدیک می‌کند و بنابراین مقدار نرخ چرخش در حالت تمام‌تفاضلی از (۸) به دست می‌آید. در این رابطه فرض شده که ترانزیستورهای $M۹b$ و $M۱۰b$ تغییر جریان تفاضلی ندارند

$$SR_{Diff}\approx(K''+۲K_{IRFC}\times\frac{\alpha}{\alpha+\beta})\times\frac{I_b}{C_L} \qquad (۸)$$

۳-۲ بررسی بهره تقویت‌کننده پیشنهادی

نیم‌مدار معادل AC تقویت‌کننده پیشنهادی $(IRFC)$ در شکل ۴ آمده و در این شکل فرض گردیده که خازن $C۱$ بسیار بزرگ‌تر از خازن‌های پارازیتی مدار است. همچنین مقاومت معادل ترانزیستورهای گیت شناور $M۱۳$ و $M۱۴$ آن قدر بزرگ می‌باشد که کاملاً قابل صرف نظر کردن است. هدایت انتقالی تقویت‌کننده تمام‌تفاضلی از (۹) به دست می‌آید

$$G_{m_{IRFC}}=(K_{IRFC}+۱)g_{m_{۱a}}+\xi g_{m_{۹a}}\times\frac{g_{m_{۱c}}}{g_{m_{۱d}}}$$
$$=(K_{IRFC}+۱)\alpha g_{m_۱}+\xi\beta g_{m_۱}\frac{g_{m_{۹a}}}{g_{m_{۱d}}} \qquad (۹)$$
$$\xi=\frac{C_{bat}}{C_{bat}+C_{b_{par}}}$$
$$C_۱=C_۲=C_{bat}$$

1. Common Mode Feedback Network

2. $V_{OV}=V_{GS}-V_{TH}$



شکل ۵: پاسخ فرکانسی تقویت‌کننده *IRFC* در دو حالت وجود و عدم وجود خازن‌های $C1$ و $C2$.

جدول ۱: ابعاد ترانزیستورها (میکرومتر).

نام ترانزیستور	*FC*	*RFC*	*IRFC*
$M1/M2$	۱۲۸/۰٫۳۶	–	–
$M1a/M1b/M2a/M2b$	–	۶۴/۰٫۳۶	۴۲/۰٫۳۶
$M1c/M2c$	–	–	۴۲/۰٫۳۶
$M1d/M2d$	–	–	۱٫۵/۰٫۵
$M3/M4$	۳۲/۰٫۵	–	–
$M3a/M4a$	–	۳۲/۰٫۵	۳۲/۰٫۵
$M3b/M4b$	–	۸/۰٫۵	۸/۰٫۵
$M5/M6$	۱۶/۰٫۱۸	۱۶/۰٫۱۸	۱۶/۰٫۱۸
$M7/M8$	۶۴/۰٫۱۸	۶۴/۰٫۱۸	۶۴/۰٫۱۸
$M9/M10$	۶۴/۰٫۵	۶۴/۰٫۵	–
$M9a/M10a$	–	–	۶۴/۰٫۵
$M9b/M10b$	–	–	۶۴/۰٫۵
$M11/M12$	–	۸/۰٫۵	۸/۰٫۵
$M13/M14$	–	–	۰٫۵/۰٫۵

در رابطه فوق ξ بیانگر نسبت بهره ولتاژ سیگنال کوچک گیت ترانزیستور $M9a$ به درین ترانزیستور $M1d$ می‌باشد که با توجه به بزرگ‌بودن مقدار خازن $C1,2$ بسیار نزدیک به یک است. مقاومت خروجی دو تقویت‌کننده *RFC* و تقویت‌کننده *IRFC* تفاوت چندانی ندارند و بنابراین انتظار می‌رود که بهره ولتاژ در قیاس با تقویت‌کننده *RFC* افزایش یابد.

٤- نتایج شبیه‌سازی

در این بخش نتایج شبیه‌سازی هر سه تقویت‌کننده *FC*، *FRC* و *IRFC* ارائه و مقایسه گردیده است. شبیه‌سازی با فناوری CMOS ۱۸۰ nm استاندارد توسط نرم‌افزار Hspice انجام شده و ولتاژ تغذیه در همه مدارها ۱٫۸ ولت است. همچنین خازن بار در همه مدارها مقدار ۱۰ پیکوفاراد انتخاب گردیده است. چنانچه در پاراگراف قبلی توضیح داده شد، برای قیاس بهتر، پارامترهای مدارها به گونه‌ای تنظیم گردیده است که هر سه تقویت‌کننده، توان مصرفی تقریباً یکسانی داشته باشند. ابعاد ترانزیستورهای هر سه تقویت‌کننده در جدول ۱ نشان داده شده است.

در شکل ۵ پاسخ فرکانسی تقویت‌کننده *IRFC* در دو حالت وجود و عدم وجود خازن‌های $C1$ و $C2$ نشان داده شده است. همان طور که مشاهده می‌شود، پس از اضافه‌شدن این خازن‌ها به مدار، بهره تقویت‌کننده



شکل ۶: پاسخ فرکانسی تقویت‌کننده‌های *FC*، *RFC* و *IRFC*.

جدول ۲: مقایسه مشخصات تقویت‌کننده‌های *FC*، *RFC* و *IRFC*.

پارامترها (واحدها)	*IRFC*	*RFC*	*FC*
ولتاژ تغذیه (V)	۱٫۸	۱٫۸	۱٫۸
۲ Ib [μA]	۲۴۰	۱۹۲	۲۴۰
توان مصرفی (با در نظر گرفتن مدار بایاس) [μW]	۱۰۲۳	۱۰۱۱	۱۰۵۲
بهره ولتاژ (dB)	۶۸٫۳	۶۲٫۳	۵۲٫۶
فرکانس بهره واحد [MHz]	۷۸٫۹	۶۱	۳۶٫۶
حاشیه فاز [deg]	۶۷٫۸	۷۹٫۸	۸۹
خازن بار [pF]	۱۰	۱۰	۱۰
خازن‌های $C1$ و $C2$ [pF]	۱	–	–
میانگین نرخ چرخش [V/μs]	۹۳٫۵	۶۹	۱۹٫۹
زمان نشست ۰٫۱٪ (ns)	۳۳	۵۸	۱۵۰
نویز معادل ورودی در فرکانس ۱ مگاهرتز $[nV/\sqrt{Hz}]$	۲۶٫۳	۳۸٫۹	۵۵٫۲
نویز معادل ورودی در فرکانس ۱۰۰ کیلوهرتز $[nV/\sqrt{Hz}]$	۷۰٫۹	۱۱۶٫۲	۱۵۰
نویز معادل ورودی در فرکانس ۱۰ کیلوهرتز $[nV/\sqrt{Hz}]$	۱۹۳	۳۱۸٫۳	۴۱۰

از ۵۸ dB به ۶۸ dB افزایش پیدا می‌کند که حاکی از فعال‌شدن عملکرد پویای ترانزیستورهای $M9a$ و $M10a$ می‌باشد. چنانچه دیده می‌شود فرکانس قطع پایین مدار ناشی از عملکرد خازن‌های $C1$ و $C2$ و مقاومت بسیار بالای ترانزیستورهای گیت شناور $M13$ و $M14$ در حدود ۰٫۴ هرتز می‌باشد که ناچیز است. در شکل ۶ منحنی پاسخ فرکانسی هر سه تقویت‌کننده دیده می‌شود. جدول ۲ خلاصه‌ای از نتایج شبیه‌سازی سه تقویت‌کننده را نشان می‌دهد و آنها را مقایسه می‌کند. همان طور که ملاحظه می‌شود بهره سه تقویت‌کننده *FC*، *RFC* و *IRFC* به ترتیب برابر با ۵۲٫۶ dB، ۶۲٫۳ dB و ۶۸٫۳ dB می‌باشد. تقویت‌کننده پیشنهادی، افزایش بهره معادل ۶ dB نسبت به تقویت‌کننده *RFC* و ۱۵٫۷ dB نسبت به تقویت‌کننده کسکود تاشده *FC* را نشان می‌دهد. فرکانس بهره واحد مدار پیشنهادی نیز افزایش قابل توجهی داشته است. چنانچه در جدول ۲ دیده می‌شود فرکانس بهره واحد در سه تقویت‌کننده *FC*، *RFC* و *IRFC* به ترتیب برابر با ۳۶٫۶، ۶۱ و ۷۹٫۸ مگاهرتز می‌باشد. افزایش بهره واحد در تقویت‌کننده پیشنهادی اندکی بر حاشیه فاز تأثیر گذاشته است به گونه‌ای که مقدار حاشیه فاز در سه تقویت‌کننده *FC*، *RFC* و *IRFC* به ترتیب برابر با ۸۹، ۷۹٫۸ و ۶۷٫۸



شکل ۷: پیکربندی فیدبک واحد برای پاسخ حالت گذرا.



شکل ۸: پاسخ گذرای خروجی تفاضلی تقویت‌کننده‌های *FC*، *RFC* و *IRFC* به ورودی مربعی با دامنه ۲٫۴ ولت پیک تا پیک.

درجه می‌باشد. افزایش بهره تقویت‌کننده پیشنهادی همچنین منجر به کاهش نویز معادل ورودی در مدار پیشنهادی می‌گردد و چنانچه در جدول ۲ نشان داده شده است، مقدار نویز معادل در ورودی تقویت‌کننده‌های *FC*، *RFC* و *IRFC* به ترتیب در فرکانس یک مگاهرتز به ترتیب برابر با ۵۵٫۲، ۳۸٫۹ و ۲۴٫۹ نانوولت بر رادیکال هرتز است که بیانگر بهبود شاخص نویز[1] تقویت‌کننده پیشنهادی می‌باشد. با توجه به این که نویز معادل در ورودی از تقسیم نویز خروجی بر گین ولتاژ محاسبه می‌شود، این بهبود به دلیل بالارفتن بهره تقویت‌کننده پیشنهادی در قیاس با دو تقویت‌کننده دیگر حاصل شده است [۱۳] و [۱۴].

به منظور شبیه‌سازی پاسخ گذرا، شماتیک مدار حلقه بسته با بهره واحد تقویت‌کننده در شکل ۷ نشان داده شده است. ظرفیت خازن‌ها ۲٫۲ پیکوفاراد و مقاومت‌ها ۴۰۰ کیلواهم در نظر گرفته شده است. با اعمال ورودی بزرگ با شکل موج مربعی به این مدار می‌توان رفتار حالت گذرای در حالت غیر خطی مدار و نرخ چرخش را تخمین زد. پاسخ تفاضلی مدار به یک موج مربعی با فرکانس ۲ مگاهرتز و ولتاژ پیک تا پیک ۲٫۴ ولت در شکل ۸ نشان داده شده است.

لازم به ذکر است هر یک از خروجی‌های تک انتهای (V_{o+} و V_{o-}) سوئینگی معادل ۱٫۲ ولت پیک تا پیک دارند که در خروجی تمام‌تفاضلی معادل ۲٫۴ ولت پیک تا پیک می‌شود. همچنین در شکل ۹ پاسخ همین مدار به ورودی مربعی با دامنه ضعیف برای دو ورودی صد و دویست میلی‌ولت پیک تا پیک نشان داده شده است. چنانچه دیده می‌شود زمان صعود و نزول برای هر دو ورودی برابر و در حدود ۷٫۶ نانوثانیه است. برابربودن زمان صعود برای هر دو ورودی نشان می‌دهد که در این حالت تقویت‌کننده هنوز وارد ناحیه غیر خطی نشده است.

عملکرد ترانزیستورهای $M9a$ و $M10a$ در بهبود نرخ چرخش در شکل ۱۰ نشان داده شده است. چنانچه دیده می‌شود در هنگام صعود، ولتاژ تفاضلی خروجی جریان درین $M10a$ از حدود ۱۲۰ میکروآمپر به



شکل ۹: پاسخ گذرای خروجی تفاضلی تقویت‌کننده‌ها به ورودی مربعی سیگنال کوچک با دامنه ۵۰ و ۱۰۰ میلی‌ولت پیک.

حوالی ۴۶۰ میکروآمپر افزایش می‌یابد که در واقع به افزایش نرخ چرخش صعودی خروجی تک انتهایی V_{o+} منجر می‌شود. همچنین جریان $M9a$ نیز از حدود ۱۲۰ میکروآمپر به حوالی صفر می‌رسد که به نزول سریع‌تر V_{o-} کمک می‌کند و در نهایت هر دو اثر به بهبود نرخ چرخش خروجی تفاضلی می‌انجامد. مشابه همین روال برای زمان نزول در ولتاژ تفاضلی خروجی رخ می‌دهد و نرخ چرخش پایین‌رونده را افزایش می‌دهد. چنانچه در جدول ۲ نشان داده‌ایم، نرخ چرخش سه تقویت‌کننده *FC*، *RFC* و *IRFC* به ترتیب برابر با ۱۹٫۹ V/µs، ۶۹ V/µs و ۹۳٫۵ V/µs است که بیانگر بهبود ۳۵ درصدی طرح پیشنهادی نسبت به تقویت‌کننده کسکود تاشده بازیافته (*RFC*) می‌باشد. لازم به ذکر است که خازن بار واقعی در شبیه‌سازی فوق کمی بیشتر از CL است که نتیجه اثر بارگذاری خازن‌های $C3$ در شکل ۷ است. در واقع مقدار واقعی خازن بار، به استثنای خازن‌های پارازیتی تقریباً برابر با $CL+1/2C3$ و برابر با ۱۱٫۱ پیکوفاراد است. در جدول ۳ مقایسه‌ای از عملکرد تقویت‌کننده پیشنهادی با سایر کارهای مشابه ارائه گردیده و دو معیار شایستگی تعریف شده است. در حالت سیگنال بزرگ، $FOM_{LS}=(SR.CL)/PD$ که PD توان استاتیک مصرفی کل و CL خازن بار است و در حالت سیگنال کوچک، $FOM_{SS}=(GBW.CL)/PD$ می‌باشد.

برای اطمینان از عملکرد مدار، شبیه‌سازی در گوشه‌های مختلف پردازش شده که نتایج در جدول ۴ گرد آمده است. چنانچه دیده می‌شود اختلاف چندانی در نتایج گوشه‌های مختلف دیده نمی‌شود و برای مثال کمترین و بیشترین حاشیه فاز تقویت‌کننده پیشنهادی به ترتیب برابر با ۶۴٫۸ و ۶۷٫۸ درجه است.

در انتها مدار بایاس به انضمام ابعاد ترانزیستورها در شکل ۱۱ دیده می‌شود. ترانزیستور $MB1$ در ناحیه تریود عمیق قرار دارد و ابعاد آن به گونه‌ای تنظیم گردیده که جریان درین ترانزیستور $MB1$ در حدود ۲۴ میکروآمپر تنظیم شده است. چنانچه دیده می‌شود نسبت عرض به طول ترانزیستورهای $MB5$ و $MB10$ بسیار بزرگ است و لذا می‌توان فرض کرد که ولتاژ گیت- سورس این ترانزیستورها تقریباً معادل ولتاژ آستانه است [۱۷]. با توجه به ابعاد ارائه‌شده در این شکل و تناظر آن با ابعاد تقویت‌کننده پیشنهادی، ولتاژ راه‌انداز ترانزیستورهای این مدار و ترانزیستورهای متناظرشان در مدار اصلی تقریباً برابر است و بنابراین می‌توان گفت

1. Noise Figure



شکل ۱۰: عملکرد ترانزیستورهای $M9a$ و $M10a$ در بهبود نرخ چرخش.



شکل ۱۱: مدار بایاس به همراه ابعاد ترانزیستورها. درین M_{B1} به سورس ترانزیستورهای M_{1-2} در شکل ۳ متصل است.

جدول ۳: مقایسه مدار پیشنهادی با مدارات مشابه.

پارامترها (واحدها)	این اثر	[۱۶]	[۱۵]	[۶]
سال ارائه	۲۰۲۰	۲۰۱۹	۲۰۱۹	۲۰۰۹
فناوری ساخت (نانومتر)	۱۸۰	۱۸۰	۶۵	۱۸۰
ولتاژ منبع تغذیه (ولت)	۱٫۸	۱٫۸	۱٫۲	۱٫۸
توان مصرفی (میلی‌وات)	۱٫۰۲	۰٫۸۵	۱۲٫۶	۱٫۴۴
خازن بار (پیکوفاراد)	۱۰×۲	۵×۱	۲×۲	۵٫۶×۱
بهره ولتاژ (دسی‌بل)	۶۸٫۳	۱۰۵٫۵	۷۲٫۹	۵۳٫۶
پهنای باند در بهره (مگاهرتز)	۹۲٫۸	۲۳۱٫۷	۲۴۱۰	۱۳۴٫۲
حاشیه فاز (درجه)	۶۷٫۸	۵۳	۸۲٫۶	۷۰٫۶
میانگین نرخ چرخش (میکروثانیه/ولت)	۹۳٫۵	۱۳٫۲۵	۱۷۲۵	۹۴٫۱
زمان نشست به ۰٫۱٪ (نانوثانیه)	۳۳	۹۹	۱٫۴۱	۱۱٫۲
نویز بازگشتی به ورودی در فرکانس ۱ MHz $(nV/\sqrt{Hz})$	۲۴٫۹	۱۹۴٫۲	–	۴۸٫۵
FOM_{SS}[MHz.pF/mW]	۹۱۰	۱۲۱۴	۳۸۲	۵۲۱
FOM_{LS}[(V/µs).pF/mW]	۹۱۶	۷۸	۲۷۳٫۸	۳۶۶

جدول ۴: شبیه‌سازی تقویت‌کننده $IRFC$ در گوشه‌های مختلف پردازش.

پارامترها (واحدها)	TT	FF	FS	SF	SS
بهره ولتاژ (dB)	۶۸٫۳	۷۰٫۴	۶۸٫۹	۶۳٫۵	۶۱٫۸
حاشیه فاز (deg)	۶۷٫۸	۶۷٫۵	۶۷٫۵	۶۵	۶۴٫۸
فرکانس بهره واحد (MHz)	۷۹٫۸	۸۱	۷۷٫۴	۸۲٫۲	۷۸٫۶

$$V_{B1} = V_{THN} + V_{OV}$$
$$V_{B2} = V_{THN} + 2V_{OV} \qquad (10)$$
$$V_{B3} = V_{DD} - |V_{THP}| - 2|V_{OV}|$$

در رابطه فوق فرض شده که ولتاژ راه‌انداز همه ترانزیستورهای مدار با هم برابر است. مقاومت‌های ۶٫۷ و ۴٫۴ کیلواهمی به کار رفته برای تنظیم نهایی و در واقع برای جبران اثر بدنه بر ولتاژ آستانه و همچنین ولتاژ راه‌انداز ناچیز ترانزیستورهای $MB4$ و $MB10$ به کار رفته است.

۵- نتیجه‌گیری

در این مقاله تعدادی از ترانزیستورهای طبقه خروجی یک تقویت‌کننده کاسکود تمام‌تفاضلی تاشده بازیافته که تنها در شبکه مد مشترک نقش دارند مورد توجه قرار گرفته‌اند. هر یک از ترانزیستورهای مورد نظر به دو ترانزیستور با عرض بزرگ و کوچک تقسیم می‌شوند. ترانزیستورهای با پهنای گیت کم در بخش مد مشترک باقی می‌مانند ولی ترانزیستورهای عریض‌تر علی‌رغم آن که در حالت ایستا رفتاری مشابه ترانزیستور با پهنای گیت کم دارند در بهبود رفتار پویای مدار نقشی جدید را بازی می‌کنند. همچنین بهره مدار و نرخ چرخش را نیز بهبود می‌بخشند. با ایجاد یک شاخه جدید در زوج تفاضلی ورودی، ولتاژ لازم جهت اعمال به ترانزیستورهای جداشده عریض فراهم می‌شود. با توجه به اختلاف سطح ولتاژ DC ورودی و خروجی از خازن و مقاومت‌های بزرگ جهت اعمال این تغییرات استفاده شده و مقاومت بزرگ توسط ترانزیستور با گیت شناور محقق گردیده است. نتایج شبیه‌سازی نشان می‌دهد در توان مصرفی برابر، نرخ چرخش، فرکانس بهره واحد، زمان نشست، بهره ولتاژ و نویز معادل در ورودی تقویت‌کننده پیشنهادی نسبت به تقویت‌کننده RFC، بهبودی به ترتیب برابر با ۳۵٪، ۳۰٪، ۴۳٪، ۱۰٪ و ۳۶٪ داشته و این در حالی است که حاشیه فاز اندکی کاهش یافته و به حدود ۶۸ درجه رسیده است.

مراجع

[1] M. Akbari, "Single-stage fully recycling folded cascode OTA for switched-capacitor circuits," *Electronics Letters*, vol. 51, no. 13, pp. 977-979, May. 2015.

[2] O. Hashemipour and M. Akbari, "Enhancing transconductance of ultra-low-power two-stage folded cascode OTA," *Electronics Letters*, vol. 50, no. 21, pp. 1514-1516, Oct. 2014.
[3] P. Y. Kuo, G. J. Fan, and S. D. Tsai, "The enhancement of recycling folded cascode amplifier," in *Proc. IEEE Int. Conf. on Consumer Electronics-Taiwan, ICCE-TW'16,* 2 pp., Nantou, Taiwan, 27-29 May 2016.
[۴] م. رشتیان، ا. هاشمی‌پور و ک. ناوی، "طراحی یک فیلتر پایین‌گذر چبیشف درجه چهارم سوییچ خازنی با ساختار انتگرال‌گیر خودصفرشونده در ولتاژ تغذیه ۱٫۲ ولت،" *نشریه مهندسی برق و مهندسی کامپیوتر ایران*، سال ۵، شماره ۳، صص. ۱۸۲-۱۷۸، پاییز ۱۳۸۶.
[5] A. Mesri, M. Pirbazari, K. Hadidi, and A. Khoei, "High gain two-stage amplifier with positive capacitive feedback compensation," *IET Circuits*, vol. 9, no. 3, pp. 181-190, May 2015.
[6] R. S. Assaad and J. Silva-Martinez, "The recycling folded cascode: a general enhancement of the folded cascode amplifier," *IEEE J. of Solid-State Circuits*, vol. 44, no. 9, pp. 2535-2542, Sep. 2009.
[7] X. Zhao, H. Fang, T. Ling, and J. Xu, "Transconductance improvement method for low-voltage bulk-driven input stage," *AEU-International J. of Electronics and Communications*, vol. 49, no. C, pp. 98-103, Mar. 2015.
[8] G. Yosefi, "The high recycling folded cascode (HRFC): a general enhancement of the recycling folded cascode operational amplifier," *AEU-International J. of Electronics and Communications*, vol. 89, pp. 70-90, Jul. 2019.
[9] A. J. Lopez-Martin, *et al*., "Enhanced single-stage folded cascode OTA suitable for large capacitive loads," *IEEE Trans. on Circuits and Systems*, vol. 65, no. 4, pp. 441-445, Apr. 2018.
[10] R. Navidi, A. Fathi, K. Mohammadi, M. Mousazadeh, and A. Mousazadeh, "Improved gain folded cascode op-amp employing a novel positive feedback structure," in *Proc. 27th Iranian Conf. on Electrical Engineering, ICEE'19*, pp. 269-273, Yazd, Iran, 30 Apr.-2 May 2019.
[11] M. Rashtian and M. Vafapour, "Gain boosted folded cascode op-amp with capacitor coupled auxiliary amplifiers," *International J. of Engineering*, *Trans. B: Applications,* vol. 34, no. 5, pp. 1233-1238, May 2021.
[12] C. Garcia-Alberdi, A. J. Lopez-Martinez, L. Acosta, R. G. Carvajal, and J. Ramirez-Angulo, "Tunable class AB CMOS Gm-C filter based on quasi-floating gate techniques," *IEEE Trans. on Circuits and Systems*, vol. 60, no. 5, pp. 1300-1309, May 2013.
[13] M. Rashtian, O. Hashemipour, and A. M. A. Hemmatyar, "A simple time domain approach to noise analysis of switched capacitor circuits," *IEICE Electronics Express (ELEX)*, vol. 7, no. 11, pp. 745-750, May 2010.
[14] M. Rashtian, A. M. A. Hemmatyar, and O. Hashemipour, "A new simple method for analysing of thermal noise in switched capacitor filters," *International J. of Electronics,* vol. 99, no. 12, pp. 1739-1752, 2012.
[15] S. Liu, Z. Zhu, J. Wang, L. Liu, and Y. Yang, "A 1.2-V 2.41-GHz three-stage CMOS OTA with efficient frequency compensation technique," *IEEE Trans. on Circuits and Systems I*, vol. 66, no. 1, pp. 20-30, Jan. 2019.
[16] P. Y. Kuo and S. T. Tsai, "An enhanced scheme of multi-stage amplifier with high-speed high-gain blocks and recycling frequency cascode circuitry to improve gain-bandwidth and slew rate," *IEEE*, vol. 7, pp. 130820-130829, 2019.
[17] B. Razavi, *Design of Analog CMOS Integrated Circuits*, 2nd Ed. New York, NY, USA: McGraw-Hill, 2017.

محمد رشتیان تحصیلات خود را در مقاطع کارشناسی و کارشناسی ارشد مهندسی برق به‌ترتیب در سال‌های ۱۳۶۹ و ۱۳۷۲ از دانشگاه صنعتی خواجه نصیر الدین طوسی و در مقطع دکتری مهندسی برق در سال ۱۳۸۹ از دانشگاه آزاد واحد علوم و تحقیقات به پایان رسانده است و هم‌اکنون استادیار مرکز آموزش عالی هوانوردی و فرودگاهی کشور می‌باشد. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: مدارات سوئیچ خازنی، فیلترهای مدار مجتمع، مدارت مرجع ولتاژ و جریان، تقویت کننده‌های عملیاتی و دستگاه‌های ناوبری هوایی.

علی خامسی نایینی در سال ۱۳۹۹ مدرک کارشناسی مهندسی الکترونیک هواپیمایی خود را از مرکز آموزش عالی هوانوردی و فرودگاهی کشور دریافت نمود و هم‌اکنون به عنوان کارشناس الکترونیک هواپیمایی در فرودگاه بوشهر مشغول به فعالیت می‌باشد. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: مدارات مرجع ولتاژ و جریان، تقویت کننده‌های عملیاتی، طراحی سیستم‌های میکروکنترلری و میکروپروسسوری، منابع تغذیه و دستگاه‌های ناوبری هوایی.