

تقویت‌کننده کسکود تاشده با بازیابی مجدد به کمک خازن‌های راهانداز مسیر مستقیم

محمد رشتیان و علی خامسی نایینی

است. تغییر منابع جریان ثابت در تقویت‌کننده کسکود تاشده معمولی به منابع جریان پویا روشی برای افزایش نرخ چرخش و بهره ولتاژ مدار است که این روش کسکود تاشده بازیافته نامیده می‌شود [۶]. علاوه بر این، تغییرات دیگری در تقویت‌کننده کسکود تاشده اعمال گردیده که در [۱] ارائه شده و این تغییرات منجر به افزایش نرخ چرخش و بهره ولتاژ نسبت به تقویت‌کننده کسکود تاشده بازیافته گردیده است. همچنین مداراتی بر مبنای کنترل ولتاژ بدنۀ ترانزیستورهای ماسفت پیشنهاد شده که به افزایش سوئینگ در ورودی و خروجی تأکید دارند [۲]، [۷] و [۸]. استفاده از منبع جریان دنباله‌ای تطبیقی وابسته به ولتاژ ورودی در طبقه اول نیز یکی از راهکارهای گزارش شده در سال‌های اخیر است. در این روش منبع جریان دنباله‌ای طبقه اول ثابت نبوده و با افزایش ولتاژ ورودی تفاضلی افزایش می‌یابد و در نتیجه نرخ چرخش به طور قابل ملاحظه‌ای زیاد می‌شود. البته در این روش ولتاژ مد مشترک ورودی محدود می‌گردد [۹]. استفاده از فیدبک مثبت نیز یکی از روش‌های افزایش بهره در این تقویت‌کننده است که معمولاً به افزایش نرخ چرخش می‌انجامد ولی معمولاً مشکلاتی در پایداری تقویت‌کننده نیز به همراه دارد [۵] و [۱۰]. همچنین روش‌های دیگری مبتنی بر افزایش امپدانس خروجی توسط تقویت‌کننده‌های کمکی ارائه شده‌اند که تنها به افزایش بهره منجر می‌شوند و تأثیری بر نرخ چرخش ندارند [۱۱]. در این مقاله، منابع جریان طبقه خروجی یک تقویت‌کننده کسکود تاشده تمام تفاضلی بازیافته که هنوز جریان ثابت دارند مورد توجه قرار گرفته‌اند و با استفاده از اتصالات خازنی، مسیر جدیدی میان ورودی و خروجی تقویت‌کننده ایجاد شده است. این مسیرهای جدید، منابع جریان خروجی را از منبع جریان ثابت به منبع جریان پویا تغییر می‌دهند و در نتیجه نرخ چرخش و بهره ولتاژ تقویت‌کننده افزایش خواهد یافت. در بخش دوم تقویت‌کننده کسکود تاشده بازیافته مورد بررسی قرار می‌گیرد. سپس در بخش سوم به ایده اصلی مقاله پرداخته شده و در بخش چهارم نتایج شبیه‌سازی ارائه می‌گردد.

۲- تقویت‌کننده کسکود تاشده بازیافته

شکل‌های ۱ و ۲ به ترتیب تقویت‌کننده‌های کسکود تاشده متعارف تمام تفاضلی (FC)^۲ و کسکود تاشده بازیافته (RFC)^۳ را نشان می‌دهند. چنانچه در شکل ۱ نشان داده شده است، ترانزیستورهای M^3 و M^4 تنها نقش یک منابع جریان ساده را دارند [۶]. جهت افزایش بازدهی می‌توان از ترانزیستورهای M^3 و M^4 نیز به عنوان راهانداز

چکیده: در این مقاله یک تقویت‌کننده کسکود تاشده با بازیابی مجدد بر مبنای تقویت‌کننده کسکود تاشده بازیافته متداول ارائه شده است. عملکرد تقویت‌کننده پیشنهادی نسبت به تقویت‌کننده کسکود تاشده بازیافته مرسوم به طور قابل توجهی بهبود یافته است. در تقویت‌کننده پیشنهادی، منابع جریان طبقه خروجی تقویت‌کننده کسکود تاشده بازیافته که دارای مقدار ثابتی هستند مورد توجه قرار گرفته‌اند و با ایجاد مسیری میان ورودی و خروجی به کمک اتصالات خازنی به منابع جریان پویا تبدیل شده‌اند. بهره ولتاژ، پهنهای باند، فرکانس بهره واحد و نرخ چرخش در توان برابر در مقایسه با تقویت‌کننده پیشنهادی بهبود قابل توجهی یافته است. نتایج شبیه‌سازی با استفاده از شبیه‌ساز HSPICE و با فناوری فایل‌های CMOS ۱۸۰ nm نشان می‌دهد که بهره ولتاژ ۶ دسی‌بل، نرخ چرخش ۵٪ و پهنهای باند تقریباً ۳۰٪ نسبت به تقویت‌کننده کسکود تاشده بازیافته، افزایش و علاوه بر آن نیز معادل در ورودی نیز در حدود ۳۶٪ کاهش یافته است. نرخ چرخش، توان مصرفی و بهره ولتاژ تقویت‌کننده بهبود یافته به ترتیب برابر ۹۳/۵ ولت بر میکروثانیه، ۱۰۲ میلیوات و ۶۸/۳ دسی‌بل می‌باشد.

کلیدواژه: تقویت‌کننده کسکود تاشده بازیافته، تقویت‌کننده کسکود تاشده بازیافته بهبود یافته، فرکانس بهره واحد، نرخ چرخش، نیز معادل در ورودی.

۱- مقدمه

تقویت‌کننده‌های هدایت انتقالی عملیاتی (OTA) یکی از بلوک‌های اصلی و اساسی در مدارهای آنالوگ و مجتمع هستند. تقویت‌کننده کسکود تاشده، یکی از معماری‌های رایج تقویت‌کننده‌های هدایت انتقالی عملیاتی (OTA) است که به دلیل عملکرد مناسب فرکانسی در حالت حلقه بسته، یکی از گرینه‌های مناسب برای مدارهای با ولتاژ تغذیه و توان پایین محسوب می‌شود. علاوه بر این به دلیل پهنهای باند زیاد و حاشیه فاز مناسب در مدارات نمونه بردار و مبدل‌های داده نیز استفاده می‌شود [۱۴].


علی‌رغم مزایای فوق، تقویت‌کننده کسکود تاشده با محدودیت‌های بهره و نرخ چرخش^۱ مواجه است. این محدودیت‌ها در فناوری‌های جدیدتر به دلیل کanal کوتاه ترانزیستورهای ماسفت تحت تأثیر قرار می‌گیرند و در نتیجه شدت می‌بانند [۵]. در دهه‌های اخیر، توپولوژی‌های مختلفی با هدف بهبود عملکرد تقویت‌کننده کسکود تاشده معرفی گردیده این مقاله در تاریخ ۲۹ فروردین ماه ۱۴۰۰ دریافت و در تاریخ ۱۱ آذر ماه ۱۴۰۰ بازنگری شد.

محمد رشتیان (نویسنده مسئول)، مرکز آموزش عالی هوانوردی و فرودگاهی کشور، تهران، ایران، (ir), email: rashtian@catc.ac.ir.
علی خامسی نایینی، مرکز آموزش عالی هوانوردی و فرودگاهی کشور، تهران، ایران، (email: ali.khamesi@ms.catc.ac.ir)

2. Folded Cascode

3. Recycling Folded Cascode

1. Slew Rate



شکل ۳: تقویت‌کننده پیشنهادی IRFC

منبع جریان دنباله‌ای^۲ از ترانزیستور M_{2b} عبور می‌کند و K برابر آن از طریق ترانزیستور M_{3a} به ترانزیستور M_5 تزریق می‌شود. با توجه به توضیحات فوق می‌توان نشان داد که نرخ چرخش در حالت تفاضلی از رابطه زیر به دست می‌آید

$$SR_{diff}^+ = SR_{diff}^- = \frac{2kI_b}{C_L} \quad (3)$$

توان مصرفی تقویت‌کننده RFC به ترتیب از (۴) محاسبه می‌گردد


$$P_{diss} = (2(K_{RFC} - 1)\frac{I_b}{2} + 2I_b) \times V_{dd} \quad (4)$$

می‌توان نشان داد هرچند افزایش K_{RFC} به افزایش نرخ چرخش و بهره منجر می‌شود ولی با کاهش حاشیه فاز همراه است و لذا در افزایش K_{RFC} محدودیت وجود دارد.


۳- بررسی تقویت‌کننده بهبودیافته پیشنهادی (IRFC)

مقایسه تقویت‌کننده‌های FC و RFC نشان می‌دهد ترانزیستورهای M_3 و M_4 در تقویت‌کننده FC که تنها یک منبع جریان ساده هستند، در تقویت‌کننده RFC با متابع جریان آینه‌ای جایگزین شده‌اند. آینه جریان‌های جایگزین شده، رفتار پویای مدار را بهبود می‌بخشد و موجب افزایش نرخ چرخش و بهره ولتاژ می‌شوند.

همان طور که در شکل ۲ دیده می‌شود ترانزیستورهای M_9 و M_{10} همچنان یک منبع جریان ساده هستند. در این مقاله توجه اصلی ما بر به کارگیری این ترانزیستورها در بهبود رفتار پویای مدار است. از طرفی باید در نظر داشت که ترانزیستورهای فوق، افزاره نهایی شبکه مد مشترک هستند و ولتاژ مد مشترک خروجی از طریق تنظیم ولتاژ گیت این ترانزیستورها در سطح مطلوب قرار می‌گیرد. لذا مدار پیشنهادی جایگزین این ترانزیستورها می‌بایست علاوه بر بهبود رفتار پویای سیستم، قادر به کنترل ولتاژ مد مشترک خروجی نیز باشد. مدار تقویت‌کننده بهبودیافته^۳ پیشنهادی در شکل ۳ آمده است. چنانچه در این شکل دیده



شکل ۱: تقویت‌کننده کسکود تاشده متعارف FC



شکل ۲: تقویت‌کننده کسکود تاشده بازیافته (RFC).

اضافی استفاده کرد که ایده اصلی تقویت‌کننده RFC بر همین مبنای استوار است.

با فرض این که هر یک از ترانزیستورهای M_1 و M_2 در شکل ۱ با دو ترانزیستور مشابه در شکل ۲ جایگزین شده باشند به طوری که $W_{M_{1a}} = W_{M_{1b}} = \dots \Delta W_{M_1}$ باشد، در تقویت‌کننده RFC از روابط زیر به دست می‌آید

$$A_{FC} = g_m R_o \quad (1)$$

$$R_o \approx g_{m_\lambda} r_{o_\lambda} r_{o_\lambda} \parallel g_{m_\delta} r_{o_\delta} (r_{o_\alpha} \parallel r_{o_\alpha})$$

$$A_{RFC} = G_{m_{RFC}} R_o \quad (2)$$

$$G_{m_{RFC}} = (K_{RFC} + 1) g_{m_{1a}}$$

$$g_{m_{1a}} = \frac{1}{2} g_m$$

$$R_o \approx g_{m_\lambda} r_{o_\lambda} r_{o_\lambda} \parallel g_{m_\delta} r_{o_\delta} (r_{o_{ta}} \parallel r_{o_{ta}})$$

واضح است اعمال سیگنال بزرگ به ورودی مثبت تقویت‌کننده RFC ترانزیستورهای M_{1a} و M_{1b} را خاموش می‌کند. با خاموش شدن ترانزیستور M_{1b} ، آینه جریان M_{4a} : M_{4b} نیز خاموش می‌شود و لذا ترانزیستور M_{2a} وارد ناحیه تربیدی عمیق^۱ می‌شود که می‌توان جریانش را در این حالت تقریباً صفر در نظر گرفت. بنابراین کل جریان

۱-۳ بررسی نوخ چرخش در تقویت‌کننده پیشنهادی

همان طور که در شکل ۳ ملاحظه می‌شود، با اعمال سیگنال ورودی تفاضلی بزرگ مثبت به مدار و با توجه به توضیحات بخش قبل، ترانزیستورهای M_{1a} ، M_{1c} و M_{1b} خاموش و ترانزیستور M_{2a} و M_{2c} تقریباً هم وارد ناحیه تریویدی عیق می‌شود. در این شرایط جریان I_{b2} تمامًا ماین ترانزیستورهای M_{2b} و M_{2c} تقسیم می‌گردد. بنابراین جریان ترانزیستور M_{2b} و M_{2c} به ترتیب برابر با $\frac{2\alpha I_b}{(\alpha+\beta)}$ و $\frac{2\beta I_b}{(\alpha+\beta)}$ خواهد شد. در نتیجه، جریان ترانزیستور M_6 هم خاموش می‌گردد. از طرفی با خاموش شدن M_{1c} ، ولتاژ درین ترانزیستور M_{1d} کاهش می‌یابد و این کاهش ولتاژ از طریق خازن C_2 به گیت ترانزیستور M_{10a} منتقل می‌شود. پس از اعمال سیگنال بزرگ مثبت به تقویت‌کننده، ترانزیستور M_{1d} خاموش می‌شود و بنابراین تغییرات ولتاژ در گیت این ترانزیستور تقریباً برابر با ولتاژ اور درایو V_{DD} آن است. اگر فرض کنیم که خازن C_2 به اندازه کافی بزرگ است، همین تغییرات ولتاژ در گیت M_{10a} نیز ظاهر خواهد شد. می‌توان تغییرات جریان ترانزیستور M_{10a} را از روابط زیر محاسبه نمود

$$\Delta V_{G_{1a}} \approx \Delta V_{G_{1d}}$$

$$\sqrt{\frac{2kT_b}{\mu_p Cox(\frac{W}{L})_{1a}}} - \sqrt{\frac{2 \times 0.9 I_b}{\mu_p Cox(\frac{W}{L})_{1a}}} = \sqrt{\frac{2(\beta I_b)}{\mu_n Cox(\frac{W}{L})_{1d}}} \quad (7)$$

در روابط فوق فرض شده است که جریان ترانزیستور M_{10a} قبل و بعد از اعمال سیگنال بزرگ به ترتیب برابر با $0.9 I_b$ و $K'' I_b$ خواهد بود. از طرفی در این حالت ولتاژ گیت و درین ترانزیستور M_{2d} افزایش خواهد یافت و این افزایش ولتاژ از طریق خازن C_1 به گیت ترانزیستور M_{9a} منتقل می‌گردد. در اینجا فرض شده است که این افزایش ولتاژ، جریان ترانزیستور M_{9a} را تقریباً به صفر نزدیک می‌کند و بنابراین مقدار نرخ چرخش در حالت تمام تفاضلی از (۸) به دست می‌آید. در این رابطه فرض شده که ترانزیستورهای M_{9b} و M_{10b} تغییر جریان تفاضلی ندارند

$$SR_{Diff} \approx (K'' + 2K_{IRFC} \times \frac{\alpha}{\alpha + \beta}) \times \frac{I_b}{C_L} \quad (8)$$

۲-۳ بررسی بهره تقویت‌کننده پیشنهادی


نیم‌مدار معادل AC تقویت‌کننده پیشنهادی (IRFC) در شکل ۴ آمده و در این شکل فرض گردیده که خازن C_1 بسیار بزرگ‌تر از خازن‌های پارازیتی مدار است. همچین مقاومت معادل ترانزیستورهای گیت شناور M_{13} و M_{14} آن قدر بزرگ می‌باشد که کاملاً قابل صرف نظر کردن است. هدایت انتقالی تقویت‌کننده تمام تفاضلی از (۹) به دست می‌آید

$$G_{m_{IRFC}} = (K_{IRFC} + 1)g_{m_{1a}} + \xi g_{m_{1a}} \times \frac{g_{m_{1c}}}{g_{m_{1d}}} \quad (9)$$

$$= (K_{IRFC} + 1)\alpha g_{m_1} + \xi \beta g_{m_1} \times \frac{g_{m_{1a}}}{g_{m_{1d}}}$$

$$\xi = \frac{C_{bat}}{C_{bat} + C_{b_{par}}} \quad C_1 = C_r = C_{bat}$$

$$2. V_{ov} = V_{GS} - V_{TH}$$



شکل ۴: مدار معادل سیگنال کوچک تقویت‌کننده IRFC

می‌شود، هر یک از ترانزیستورهای M_9 و M_{10} به دو ترانزیستور دیگر تقسیم شده‌اند. ترانزیستورهای M_{9b} و M_{10b} نسبت به ترانزیستورهای M_{9a} و M_{10a} کوچک‌ترند و $M_{9a}/W_{9b} = 10$ و $M_{10a}/W_{10b} = 10$ انتخاب شده است. گیت ترانزیستورهای M_{9b} و M_{10b} مستقیماً به خروجی شبکه فیدبک مد مشترک^۱ (CMFB) متصل هستند ولی ترانزیستورهای M_9a و M_{10a} از طریق دو ترانزیستور گیت شناور M_{13} و M_{14} با مقاومت معادل بسیار بزرگ به خروجی CMFB متصل شده‌اند [۱۲]. در واقع ولتاژ DC گیت ترانزیستورهای M_{9a} و M_{10a} همانند ترانزیستورهای M_{9b} و M_{10b} است. آرایش فوق این امکان را می‌دهد تا سطح ولتاژ گیت ترانزیستورهای M_{9a} و M_{10a} از طریق درایو مناسب خازن‌های C_1 و C_2 در جهت بهبود رفتار پویایی مدار تغییر یابد. مقدار خازن‌های فوق به گونه‌ای انتخاب شده که نسبت به خازن‌های پارازیتی مدار بزرگ‌تر باشند، لذا در عمل این خازن‌ها در مدار مشابه باطری عمل می‌کنند.


ترانزیستورهای M_{1c} و M_{2c} به منظور اعمال سیگنال مناسب به گیت ترانزیستورهای M_{9a} و M_{10a} از طریق خازن‌های C_1 و C_2 به طبقه ورودی اضافه شده‌اند. همان طور که در شکل ۳ دیده می‌شود، عرض ترانزیستورهای M_{1a} و M_{1b} برابر آن فرض شده ترانزیستور M_1 و عرض ترانزیستور M_{1c} در شکل ۱ به سه ترانزیستور M_{1a} و M_{1b} و M_{1c} شکسته شده است و بنابراین جریان DC هر یک از ترانزیستورهای M_{1a} ، M_{1b} و M_{1c} به ترتیب برابر با αI_b ، αI_b و βI_b می‌شود. توان مصرفی کل مدار از (۵) به دست می‌آید. واضح است که مقدار $2\alpha + \beta$ باید برابر با یک باشد

$$P_{diss} = (2I_b + 2\alpha(K_{IRFC} - 1)I_b) \times V_{dd} \quad (5)$$

برای مقایسه دو تقویت‌کننده FC و $IRFC$ در توان برابر می‌باشد داشته باشیم

$$2I_b + 2\alpha(K_{IRFC} - 1)I_b = 4I_b \quad (6)$$

در این مقاله مقدار α و β برابر با $1/3$ و K_{IRFC} نیز برابر با 4 در نظر گرفته شده‌اند. با توجه به (۳) و به جهت آن که توان مصرفی سه تقویت‌کننده فوق با مقادیر ذکر شده یکسان باشند، لازم است که مقدار منبع جریان دنبالهای تقویت‌کننده RFC ، 0.8 مقدار مشابه آن ($2I_b$) در تقویت‌کننده FC و تقویت‌کننده $IRFC$ (یعنی برابر با $1/6 I_b$) باشد.




شکل ۶: پاسخ فرکانسی تقویت‌کننده‌های IRFC، RFC و FC.

جدول ۲: مقایسه مشخصات تقویت‌کننده‌های FC و RFC و IRFC

FC	RFC	IRFC	پارامترها (واحدها)
۱/۸	۱/۸	۱/۸	ولتاژ تغذیه (V)
۲۴۰	۱۹۲	۲۴۰	۲ Ib [µA]
۱۰۵۲	۱۰۱۱	۱۰۲۳	توان مصرفی (با در نظر گرفتن مدار بایاس) [µW]
۵۲/۶	۶۲/۳	۶۸/۳	بهره و ولتاژ (dB)
۳۶/۶	۶۱	۷۸/۹	فرکانس بهره واحد [MHz]
۸۹	۷۹/۸	۶۷/۸	حاشیه فاز [deg]
۱۰	۱۰	۱۰	خازن بار [pF]
-	-	۱	خازن‌های C۱ و C۲ [pF]
۱۹/۹	۶۹	۹۳/۵	میانگین نزدیکی چرخش [V/µs]
۱۵۰	۵۸	۳۳	زمان نشست %۱ (ns)
۵۵/۲	۳۸/۹	۲۶/۳	نویز معادل ورودی در فرکانس ۱ مگاهرتز [nV/√Hz]
۱۵۰	۱۱۶/۲	۷۰/۹	نویز معادل ورودی در فرکانس ۱۰۰ کیلوهرتز [nV/√Hz]
۴۰	۳۱۸/۳	۱۹۳	نویز معادل ورودی در فرکانس ۱ کیلوهرتز [nV/√Hz]

از ۵۸ dB به ۶۸ dB افزایش پیدا می‌کند که حاکی از فعال شدن عملکرد پویای ترانزیستورهای M۹a و M۱۰a می‌باشد. چنانچه دیده می‌شود فرکانس قطع پایین مدار ناشی از عملکرد خازن‌های C۱ و C۲ و M۱۴ در مقاومت بسیار بالای ترانزیستورهای گیت شناور M۱۳ و M۱۴ در حدود ۰/۴ هرتز می‌باشد که ناچیز است. در شکل ۶ منحنی پاسخ فرکانسی هر سه تقویت‌کننده دیده می‌شود. جدول ۲ خلاصه‌ای از نتایج شبیه‌سازی سه تقویت‌کننده را نشان می‌دهد و آنها را مقایسه می‌کند. همان طور که ملاحظه می‌شود بهره سه تقویت‌کننده FC، RFC و IRFC در IRFC به ترتیب برابر با ۵۲/۶ dB، ۶۲/۳ dB و ۶۸/۳ dB می‌باشد. تقویت‌کننده پیشنهادی، افزایش بهره معادل ۶ dB نسبت به تقویت‌کننده RFC و IRFC و ۱۵/۷ dB نسبت به تقویت‌کننده FC را نشان می‌دهد. فرکانس بهره واحد مدار پیشنهادی نیز افزایش قابل توجهی داشته است. چنانچه در جدول ۲ دیده می‌شود فرکانس بهره واحد در سه تقویت‌کننده FC، RFC و IRFC به ترتیب برابر با ۳۶/۶، ۶۱ و ۷۹/۸ و ۸۹ مگاهرتز می‌باشد. افزایش بهره واحد در تقویت‌کننده پیشنهادی اندکی بر خاشیه فاز تأثیر گذاشته است به گونه‌ای که مقدار حاشیه فاز در سه تقویت‌کننده FC، RFC و IRFC به ترتیب برابر با ۶۷/۸ و ۷۹/۸ و ۸۹



شکل ۵: پاسخ فرکانسی تقویت‌کننده IRFC در دو حالت وجود و عدم وجود خازن‌های C۱ و C۲.

جدول ۱: ابعاد ترانزیستورها (میکرومتر).


نام ترانزیستور	FC	RFC	IRFC
M۱/M۲	۱۲۸/۰/۳۶	-	۴۲/۰/۳۶
M۱a/M۱b/M۲a/M۲b	-	۶۴/۰/۳۶	۴۲/۰/۳۶
M۱c/M۲c	-	-	۴۲/۰/۳۶
M۱d/M۲d	-	-	۱۵/۰/۵
M۳/M۴	۳۲/۰/۵	-	-
M۳a/M۴a	-	۳۲/۰/۵	۳۲/۰/۵
M۳b/M۴b	-	۸/۰/۵	۸/۰/۵
M۵/M۶	۱۶/۰/۱۸	۱۶/۰/۱۸	۱۶/۰/۱۸
M۷/M۸	۶۴/۰/۱۸	۶۴/۰/۱۸	۶۴/۰/۱۸
M۹/M۱۰	۶۴/۰/۵	۶۴/۰/۵	-
M۹a/M۱۰a	-	-	۶۴/۰/۵
M۹b/M۱۰b	-	-	۶۴/۰/۵
M۱۱/M۱۲	-	۸/۰/۵	۸/۰/۵
M۱۳/M۱۴	-	-	۰/۵/۰/۵

در رابطه فوق یک بیانگر نسبت بهره و ولتاژ سیگنال کوچک گیت ترانزیستور M۹a به درین ترانزیستور M۱d بسیار نزدیک به یک است. مقاومت خروجی دو خازن C۱، C۲ تقویت‌کننده RFC و تقویت‌کننده IRFC تفاوت چندانی ندارند و بنابراین انتظار می‌رود که بهره ولتاژ در قیاس با تقویت‌کننده RFC افزایش یابد.

۴- نتایج شبیه‌سازی

در این بخش نتایج شبیه‌سازی هر سه تقویت‌کننده FRC، FC و IRFC ارائه و مقایسه گردیده است. شبیه‌سازی با فناوری CMOS ۱۸۰ nm استاندارد توسط نرم‌افزار Hspice انجام شده و ولتاژ تغذیه در همه مدارها ۱/۸ ولت است. همچنین خازن بار در همه مدارها مقدار ۱۰ پیکوفاراد انتخاب گردیده است. چنانچه در پاراگراف قبلی توضیح داده شد، برای قیاس بهتر، پارامترهای مدارها به گونه‌ای تنظیم گردیده است که هر سه تقویت‌کننده، توان مصرفی تقریباً یکسانی داشته باشند. ابعاد

ترانزیستورهای هر سه تقویت‌کننده در جدول ۱ نشان داده شده است. در شکل ۵ پاسخ فرکانسی تقویت‌کننده IRFC در دو حالت وجود و عدم وجود خازن‌های C۱ و C۲ نشان داده شده است. همان طور که مشاهده می‌شود، پس از اضافه شدن این خازن‌ها به مدار، بهره تقویت‌کننده




شکل ۷: پاسخ گذاری خروجی تفاضلی تقویت‌کننده‌ها به ورودی مربعی سیگنال کوچک با دامنه ۵۰ و ۱۰۰ میلی‌ولت پیک.


حوالی ۴۶۰ میکروآمپر افزایش می‌یابد که در واقع به افزایش نرخ چرخش صعودی خروجی تک انتهایی V_{o+} منجر می‌شود. همچنین جریان $M9a$ نیز از حدود ۱۲۰ میکروآمپر به حوالی صفر می‌رسد که به نزول سریع تر V_{o-} کمک می‌کند و در نهایت هر دو اثر به بهبود نرخ چرخش خروجی تفاضلی می‌انجامد. مشابه همین روال برای زمان نزول در ولتاژ تفاضلی خروجی رخ می‌دهد و نرخ چرخش پایین‌روندۀ را افزایش می‌دهد. چنانچه در جدول ۲ نشان داده‌ایم، نرخ چرخش سه تقویت‌کننده FC ، RFC و $IRFC$ به ترتیب برابر با $19.9 \text{ V}/\mu\text{s}$ ، $19.9 \text{ V}/\mu\text{s}$ و $69 \text{ V}/\mu\text{s}$ است که بیانگر بهبود ۳۵ درصدی طرح پیشنهادی نسبت به تقویت‌کننده کسکود تاشده بازیافته (RFC) می‌باشد. لازم به ذکر است که خازن بار واقعی در شبیه‌سازی فوق کمی بیشتر از CL است که نتیجه اثر بارگذاری خازن‌های C^3 در شکل ۷ است. در واقع مقدار واقعی خازن بار، به استثنای خازن‌های پارازیتی تقریباً برابر با $CL + 1/2C^3$ و برابر با $11/1$ پیکوفاراد است. در جدول ۳ مقایسه‌ای از عملکرد تقویت‌کننده پیشنهادی با سایر کارهای مشابه ارائه گردیده و دو معیار شایستگی تعریف شده است. در حالت سیگنال بزرگ، $FOM_{LS} = (SR.CL)/PD$ که PD توان استاتیک مصرفی کل و خازن بار است و در حالت سیگنال کوچک، $FOM_{SS} = (GBW.CL)/PD$ می‌باشد.

برای اطمینان از عملکرد مدار، شبیه‌سازی در گوشش‌های مختلف پردازش شده که نتایج در جدول ۴ گرد آمده است. چنانچه دیده می‌شود اختلاف چندانی در نتایج گوشش‌های مختلف دیده نمی‌شود و برای مثال کمترین و بیشترین حاشیه فاز تقویت‌کننده پیشنهادی به ترتیب برابر با 64.8 و 67.8 درجه است.

در انتهای مدار بایاس به انضمام ابعاد ترانزیستورها در شکل ۱۱ دیده می‌شود. ترانزیستور $MB1$ در ناحیه تربیود عمیق قرار دارد و ابعاد آن به گونه‌ای تنظیم گردیده که جریان درین ترانزیستور $MB1$ در حدود 24 میکروآمپر تنظیم شده است. چنانچه دیده می‌شود نسبت عرض به طول ترانزیستورهای $MB5$ و $MB10$ بسیار بزرگ است و لذا می‌توان فرض کرد که ولتاژ گیت-سورس این ترانزیستورها تقریباً معادل ولتاژ آستانه است [۱۷]. با توجه به ابعاد ارائه شده در این شکل و تناظر آن با ابعاد تقویت‌کننده پیشنهادی، ولتاژ راهانداز ترانزیستورهای این مدار و ترانزیستورهای متناظرشان در مدار اصلی تقریباً برابر است و بنابراین می‌توان گفت



شکل ۷: پیکربندی فیدبک واحد برای پاسخ حالت گذرا.




شکل ۸: پاسخ گذاری خروجی تفاضلی تقویت‌کننده‌های FC ، RFC و $IRFC$ به ورودی مربعی با دامنه ۲۴ میلی‌ولت پیک تا پیک.

درجۀ می‌باشد. افزایش بهره تقویت‌کننده پیشنهادی همچنین منجر به کاهش نویز معادل ورودی در مدار پیشنهادی می‌گردد و چنانچه در جدول ۲ نشان داده شده است، مقدار نویز معادل در ورودی تقویت‌کننده‌های FC ، RFC و $IRFC$ به ترتیب در فرکانس یک مگاهرتز به ترتیب برابر با 55.2 ، 38.9 و 24.9 نانوولت بر رادیکال هرتز است که بیانگر بهبود شاخص نویز^۱ تقویت‌کننده پیشنهادی می‌باشد. با توجه به این که نویز معادل در ورودی از تقسیم نویز خروجی بر گین ولتاژ محاسبه می‌شود، این بهبود به دلیل بالارفتن بهره تقویت‌کننده پیشنهادی در قیاس با دو تقویت‌کننده دیگر حاصل شده است [۱۳] و [۱۴].


به منظور شبیه‌سازی پاسخ گذرا، شماتیک مدار حلقه بسته با بهره واحد تقویت‌کننده در شکل ۷ نشان داده شده است. ظرفیت خازن‌ها پیکوفاراد و مقاومت‌ها 400 کیلوواهم در نظر گرفته شده است. با اعمال در حالت غیر خطی مدار و نرخ چرخش را تخمین زد. پاسخ تفاضلی مدار به یک موج مربعی با فرکانس 2 مگاهرتز و ولتاژ پیک تا پیک 24 میلی‌ولت نشان داده شده است.

لازم به ذکر است هر یک از خروجی‌های تک انتهایی (V_{o+} و V_{o-}) سوئینگی معادل $1/2$ ولت پیک تا پیک دارند که در خروجی تمام تفاضلی معادل 24 میلی‌ولت پیک تا پیک می‌شود. همچنین در شکل ۹ پاسخ همین مدار به ورودی مربعی با دامنه ضعیف برای دو ورودی صد و دویست میلی‌ولت پیک تا پیک نشان داده شده است. چنانچه دیده می‌شود زمان صعود و نزول برای هر دو ورودی برابر و در حدود $7/6$ نانوثانیه است. برای بودن زمان صعود برای هر دو ورودی نشان می‌دهد که در این حالت تقویت‌کننده هنوز وارد ناحیه غیر خطی نشده است.

عملکرد ترانزیستورهای $M9a$ و $M10a$ در بهبود نرخ چرخش در شکل ۱۰ نشان داده شده است. چنانچه دیده می‌شود در هنگام صعود، ولتاژ تفاضلی خروجی جریان درین در حدود 120 میکروآمپر به



شکل ۱۱: مدار بایاس به همراه ابعاد ترانزیستورها. درین $M_{B_{14}}$ به سورس ترانزیستورهای $M_{1\cdots 3}$ در شکل ۳ متصل است.



شکل ۱۰: عملکرد ترانزیستورهای M^{9a} و M^{10a} در بهبود نرخ چرخش.

جدول ۳: مقایسه مدار پیشنهادی با مدارات مشابه.

[۶]	[۱۵]	[۱۶]	این اثر	پارامترها (واحدها)
۲۰۰۹	۲۰۱۹	۲۰۱۹	۲۰۲۰	سال ارائه
۱۸۰	۶۵	۱۸۰	۱۸۰	فناوری ساخت (نانومتر)
۱/۸	۱/۲	۱/۸	۱/۸	ولتاژ منبع تغذیه (ولت)
۱/۴۴	۱۲/۶	۰/۸۵	۱/۰۲	توان مصرفی (میلیوات)
۵۶×۱	۲×۲	۵×۱	۱۰×۲	خازن بار (پیکوفاراد)
۵۳/۶	۷۲/۹	۱۰۵/۵	۶۸/۳	بهره ولتاژ (دسیبل)
۱۳۴/۲	۲۴۱۰	۲۳۱/۷	۹۲/۸	پهنهای باند در بهره (مگاهرتز)
۷۰/۶	۸۲/۶	۵۳	۶۷/۸	حاشیه فاز (درجه)
۹۴/۱	۱۷۲۵	۱۳/۲۵	۹۳/۵	میانگین نرخ چرخش (میکروثانیه/ولت)
۱۱/۲	۱/۴۱	۹۹	۳۳	زمان نشست به ۱٪ (نانوثانیه)
۴۸/۵	-	۱۹۴/۲	۲۴/۹	نويز بازگشتی به ورودی در فرکانس ($1 \text{ MHz} (\text{nV}/\sqrt{\text{Hz}})$)
۵۲۱	۳۸۲	۱۲۱۴	۹۱۰	$FOM_{SS} [\text{MHz.pF/mW}]$
۳۶۶	۲۷۳/۸	۷۸	۹۱۶	$FOM_{LS} [(\text{V}/\mu\text{s}).\text{pF/mW}]$

ترانزیستور با عرض بزرگ و کوچک تقسیم می‌شوند. ترانزیستورهای با پهنهای گیت کم در بخش مد مشترک باقی می‌مانند ولی ترانزیستورهای عریض تر علی‌رغم آن که در حالت ایستا رفتار مشابه ترانزیستور با پهنهای گیت کم دارند در بهبود رفتار پویای مدار نقشی جدید را بازی می‌کنند. همچنین بهره مدار و نرخ چرخش را نیز بهبود می‌بخشند. با ایجاد یک شاخه جدید در زوج نفاضی ورودی، ولتاژ لازم جهت اعمال به ترانزیستورهای جداشده عریض فراهم می‌شود. با توجه به اختلاف سطح ولتاژ DC ورودی و خروجی از خازن و مقاومت‌های بزرگ جهت اعمال این تغییرات استفاده شده و مقاومت بزرگ ترانزیستور با گیت شناور محقق گردیده است. نتایج شبیه‌سازی نشان می‌دهد در توان مصرفی برابر، نرخ چرخش، فرکانس بهره واحد، زمان نشست، بهره ولتاژ و نویز معادل در ورودی تقویت کننده پیشنهادی نسبت به تقویت کننده RFC ، بهبودی به ترتیب برابر با٪ ۳۵،٪ ۳۰،٪ ۴۳،٪ ۱۰ و٪ ۳۶ داشته و این در حالی است که حاشیه فاز اندکی کاهش یافته و به حدود ۶۸ درجه رسیده است.

مراجع

- [1] M. Akbari, "Single-stage fully recycling folded cascode OTA for switched-capacitor circuits," *Electronics Letters*, vol. 51, no. 13, pp. 977-979, May. 2015.

جدول ۴: شبیه‌سازی تقویت کننده $IRFC$ در گوشش‌های مختلف پردازش.

SS	SF	FS	FF	TT	پارامترها (واحدها)
۶۱/۸	۶۳/۵	۶۸/۹	۷۰/۴	۶۸/۳	بهره ولتاژ (dB)
۶۴/۸	۶۵	۶۷/۵	۶۷/۵	۶۷/۸	حاشیه فاز (deg)
۷۸/۶	۸۲/۲	۷۷/۴	۸۱	۷۹/۸	فرکانس بهره واحد (MHz)

$$\begin{aligned} V_{B_1} &= V_{THN} + V_{OV} \\ V_{B_7} &= V_{THN} + 2V_{OV} \\ V_{B_{14}} &= V_{DD} - |V_{THP}| - 2|V_{OV}| \end{aligned} \quad (10)$$

در رابطه فوق فرض شده که ولتاژ راهانداز همه ترانزیستورهای مدار با هم برابر است. مقاومت‌های ۶/۷ و ۴/۴ کیلواهمی به کار رفته برای تنظیم نهایی و در واقع برای جبران اثر بدنی بر ولتاژ آستانه و همچنین ولتاژ راهانداز ناچیز ترانزیستورهای MB^4 و MB^{10} به کار رفته است.

۵- نتیجه‌گیری

در این مقاله تعدادی از ترانزیستورهای طبقه خروجی یک تقویت کننده کاسکود تمام‌تفاضلی تاشده بازیابی که تنها در شبکه مد مشترک نقش دارند مورد توجه قرار گرفته‌اند. هر یک از ترانزیستورهای مورد نظر به دو

- based on quasi-floating gate techniques." *IEEE Trans. on Circuits and Systems*, vol. 60, no. 5, pp. 1300-1309, May 2013.
- [13] M. Rashtian, O. Hashemipour, and A. M. A. Hemmatyar, "A simple time domain approach to noise analysis of switched capacitor circuits," *IEICE Electronics Express (ELEX)*, vol. 7, no. 11, pp. 745-750, May 2010.
- [14] M. Rashtian, A. M. A. Hemmatyar, and O. Hashemipour, "A new simple method for analysing of thermal noise in switched capacitor filters," *International J. of Electronics*, vol. 99, no. 12, pp. 1739-1752, 2012.
- [15] S. Liu, Z. Zhu, J. Wang, L. Liu, and Y. Yang, "A 1.2-V 2.41-GHz three-stage CMOS OTA with efficient frequency compensation technique," *IEEE Trans. on Circuits and Systems I*, vol. 66, no. 1, pp. 20-30, Jan. 2019.
- [16] P. Y. Kuo and S. T. Tsai, "An enhanced scheme of multi-stage amplifier with high-speed high-gain blocks and recycling frequency cascode circuitry to improve gain-bandwidth and slew rate," *IEEE*, vol. 7, pp. 130820-130829, 2019.
- [17] B. Razavi, *Design of Analog CMOS Integrated Circuits*, 2nd Ed. New York, NY, USA: McGraw-Hill, 2017.
- محمد رشتیان تحصیلات خود را در مقاطع کارشناسی و کارشناسی ارشد مهندسی برق بهتریب در سال‌های ۱۳۶۹ و ۱۳۷۲ از دانشگاه صنعتی خواجه نصیر الدین طوسی و در مقطع دکتری مهندسی برق در سال ۱۳۸۹ از دانشگاه آزاد واحد علوم و تحقیقات به پایان رسانده است و هم‌اکنون استادیار مرکز آموزش عالی هوانوردی و فرودگاهی کشور می‌باشد. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: مدارات سویچ خازنی، فیلترهای مدار مجتماع، مدارات مرجع ولتاژ و جریان، تقویت کننده‌های عملیاتی و دستگاه‌های ناوبری هوایی.**
- علی خامسی** نایسنی در سال ۱۳۹۹ مدرک کارشناسی مهندسی الکترونیک هواپیمایی خود را از مرکز آموزش عالی هوانوردی و فرودگاهی کشور دریافت نمود و هم‌اکنون به عنوان کارشناس الکترونیک هواپیمایی در فرودگاه بوشهر مشغول به فعالیت می‌باشد. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: مدارات مرجع ولتاژ و جریان، تقویت کننده‌های عملیاتی، طراحی سیستم‌های میکروکنترلری و میکروپروسسوری، منابع تغذیه و دستگاه‌های ناوبری هوایی.
- [2] O. Hashemipour and M. Akbari, "Enhancing transconductance of ultra-low-power two-stage folded cascode OTA," *Electronics Letters*, vol. 50, no. 21, pp. 1514-1516, Oct. 2014.
- [3] P. Y. Kuo, G. J. Fan, and S. D. Tsai, "The enhancement of recycling folded cascode amplifier," in *Proc. IEEE Int. Conf. on Consumer Electronics-Taiwan, ICCE-TW'16*, 2 pp., Nantou, Taiwan, 27-29 May 2016.
- [۴] م. رشتیان، ا. هاشمی‌پور و ک. ناوی، "طراحی یک فیلتر باین‌گذر چیزیف درجه چهارم سویچ خازنی با ساختار انگرال‌گیر خودصرف‌شونده در ولتاژ تغذیه ۱/۲ ولت،" نشریه مهندسی برق و مهندسی کامپیوتر ایران، سال ۵، شماره ۳، صص. ۱۸۲-۱۷۸، پاییز ۱۳۸۶.
- [5] A. Mesri, M. Pirbazari, K. Hadidi, and A. Khoei, "High gain two-stage amplifier with positive capacitive feedback compensation," *IET Circuits*, vol. 9, no. 3, pp. 181-190, May 2015.
- [6] R. S. Assaad and J. Silva-Martinez, "The recycling folded cascode: a general enhancement of the folded cascode amplifier," *IEEE J. of Solid-State Circuits*, vol. 44, no. 9, pp. 2535-2542, Sep. 2009.
- [7] X. Zhao, H. Fang, T. Ling, and J. Xu, "Transconductance improvement method for low-voltage bulk-driven input stage," *AEU-International J. of Electronics and Communications*, vol. 49, no. C, pp. 98-103, Mar. 2015.
- [8] G. Yosefi, "The high recycling folded cascode (HRFC): a general enhancement of the recycling folded cascode operational amplifier," *AEU-International J. of Electronics and Communications*, vol. 89, pp. 70-90, Jul. 2019.
- [9] A. J. Lopez-Martin, et al., "Enhanced single-stage folded cascode OTA suitable for large capacitive loads," *IEEE Trans. on Circuits and Systems*, vol. 65, no. 4, pp. 441-445, Apr. 2018.
- [10] R. Navidi, A. Fathi, K. Mohammadi, M. Mousazadeh, and A. Mousazadeh, "Improved gain folded cascode op-amp employing a novel positive feedback structure," in *Proc. 27th Iranian Conf. on Electrical Engineering, ICEE'19*, pp. 269-273, Yazd, Iran, 30 Apr.-2 May 2019.
- [11] M. Rashtian and M. Vafapour, "Gain boosted folded cascode op-amp with capacitor coupled auxiliary amplifiers," *International J. of Engineering, Trans. B: Applications*, vol. 34, no. 5, pp. 1233-1238, May 2021.
- [12] C. Garcia-Alberdi, A. J. Lopez-Martinez, L. Acosta, R. G. Carvajal, and J. Ramirez-Angulo, "Tunable class AB CMOS Gm-C filter