

الگوریتم جدید ضرب دیجیتال با سرعت بالا بدون خط لوله با قابلیت بسط آسان

ابراهیم حسینی و مرتضی موسیزاده

کند ضرب در مقایسه با سایر عملیات‌های ریاضی یا در مجموعه دستورالعمل‌های آنها دستور ضرب وجود ندارد و عملیات ضرب باید به صورت نرم‌افزاری و بسیار کند با استفاده از جمع‌های متواالی انجام شود و یا در صورت وجودداشتمن دستور ضرب در مجموعه دستورالعمل‌هاء، مسیر مجزای سخت‌افزاری فقط برای ضرب در قسمت محاسباتی و منطقی پردازنده^۳ (ALU) پیش‌بینی می‌شود که باعث افزایش مساحت سیلیکون پردازنده و در نتیجه بالارفتن قیمت پردازنده خواهد شد. ضرب کننده سریع یکی از الزامات طراحی پردازنده‌های سریع می‌باشد که در صورت تحقق، پردازنده‌های بسیار باکیفیت‌تر می‌توانند طراحی شود. الگوریتم‌ها و تکنیک‌های مختلفی برای عمل ضرب در طول زمان پیشنهاد شده که در هر یک از این الگوریتم‌ها یک و یا ترکیبی از پارامترهای تأخیر، توان مصرفی، مساحت و پیچیدگی به عنوان معیار طراحی در نظر گرفته می‌شوند. در ساده‌ترین حالت الگوریتم ضرب، برای ضرب دو عدد M و N بیتی بدون علامت، ابتدا رقم کم‌ارزش عدد دوم N بیتی انتخاب شده و در تک‌تک ارقام عدد M بیتی ضرب می‌شود و اولین حاصل ضرب جزئی تولید می‌گردد. این حاصل ضرب جزئی یا صفر است در صورتی که رقم کم‌ارزش^۴ (LSB) عدد دوم، صفر باشد و یا برابر با عدد M بیتی می‌باشد در صورتی که رقم کم‌ارزش عدد دوم یک باشد. عمل ضرب تکیتی بازیزی توسط گیت AND انجام می‌گیرد و بنابراین برای تولید هر یک از حاصل ضرب‌های جزئی به تعداد M گیت AND دو ورودی نیاز است. روند تولید حاصل ضرب‌های جزئی به ترتیب و با در نظر گرفتن ارزش مکانی بیت‌های عدد دوم تا بیت پرازش^۵ (MSB) ادامه پیدا می‌کند. به این ترتیب N حاصل ضرب جزئی M بیتی تولید می‌گردد. سرانجام با جمع حاصل ضرب‌های جزئی و با رعایت ارزش مکانی بیت‌ها حاصل ضرب نهایی تولید می‌شود. بنابراین در حالت کلی می‌توان عملیات ضرب را به دو بخش: (۱) تولید حاصل ضرب‌های جزئی و (۲) جمع کردن حاصل ضرب‌های جزئی تولید شده تقسیم‌بندی کرد. تولید حاصل ضرب‌های جزئی به سادگی و با تعدادی گیت AND امکان پذیر می‌باشد. کنبدون عملیات ضرب به دلیل بخش دوم یعنی جمع کردن حاصل ضرب‌های جزئی مربوطاً می‌شود. به عبارت دیگر مسأله ضرب در این مرحله به مسأله جمع کردن N عدد M بیتی تبدیل شده است. ساده‌ترین جواب این مسأله استفاده از یک جمع کننده M بیتی برای جمع کردن N عدد در N پالس ساعت متواالی می‌باشد که تحت عنوان ضرب کننده سریال شناخته می‌شود و عملیات ضرب با این ضرب کننده بسیار کند خواهد بود.

2. Arithmetic and Logic Unit
3. Least Significant Bit
4. Most Significant Bit

چکیده: در این مقاله یک الگوریتم جدید برای ضرب کننده دیجیتال بدون علامت با مخصوصات سرعت بالا و توان مصرفی کم بدون خط لوله که به آسانی برای تعداد بیت‌های بیشتر نیز بسط می‌باید پیشنهاد شده است. بلوک‌های این ضرب کننده به صورت موازی کار می‌کنند و این عملکرد موجب افزایش چشم‌گیر سرعت ضرب کننده خواهد شد. در این الگوریتم، بیت‌های ورودی به دسته‌های کوچک‌تری تقسیم‌بندی می‌شوند که ضرب این دسته‌ها به صورت موازی و همزمان انجام خواهند گرفت. این تقسیم‌بندی تا رسیدن به کمترین تعداد بیت ورودی یعنی 2×2 ادامه می‌باید. در محاسبه حاصل ضرب هر یک از دسته‌ها، از الگوریتم پیشنهادی استفاده گردیده که منجر به تسريع حاصل ضرب هر دسته شده است و نتیجه نهایی از حاصل جمع این دسته‌های کوچک‌تر به دست خواهد آمد. برای جمع کردن دسته‌های کوچک‌تر از جمع کننده‌های درختی اصلاح شده که بتواند منجر به افزایش سرعت ضرب شود استفاده گردیده است. ضرب کننده‌هایی با طول بیت‌های ورودی ۲، ۴، ۸، ۱۶، ۳۲ و ۶۴ با استفاده از الگوریتم پیشنهادی در فناوری ۱۸۰ نانومتر و ۹۰ نانومتر پیاده‌سازی شده‌اند که برای طول بیت ورودی ۳۲ بیت در فناوری ۱۸۰ نانومتر، تأخیر ۳۰۵ نانوثانیه و مصرف توان ۴۰ میلی‌وات و در فناوری ۹۰ نانومتر، تأخیر ۱۰۵۳ نانوثانیه و مصرف توان ۹/۷ میلی‌وات می‌باشد. همچنین با استفاده از روش پیشنهادی تخمین زده می‌شود که تأخیر ضرب کننده ۱۲۸ در فناوری ۱۲۸ در فناوری ۱۸۰ و ۹۰ نانومتر به ترتیب برابر با $5/4$ نانوثانیه و $2/5$ نانوثانیه شود. با توجه به نتایج و در مقایسه با سایر کارهای گزارش شده در مقالات و در پروسس یکسان، بدون افزایش توان مصرفی و با مساحت سیلیکون $1/5$ برابر، سرعت ضرب کننده پیشنهادی بیش از ۲ برابر افزایش یافته است.

کلیدواژه: ضرب کننده پرسرعت، جمع کننده بدون خط لوله، جمع کننده درختی Kogge-Stone اصلاح شده، جمع کننده پیش‌بینی بیت نقلی.


۱- مقدمه

ضرب کننده‌ها از بلوک‌های اساسی و ضروری برای ریزپردازنده‌ها، پردازنده سیگنال‌های دیجیتال، پردازنده گرافیکی^۱ (GPU)، فیلترهای دیجیتال و بسیاری دیگر از سیستم‌های الکترونیکی هستند که در بسیاری از موارد منجر به محدودیت‌های اساسی در عملکرد این بلوک‌ها می‌شوند. برای نمونه می‌توان به ساختار ریزپردازنده‌ها اشاره کرد که به دلیل ماهیت


این مقاله در تاریخ ۲۳ فروردین ماه ۱۳۹۹ دریافت و در تاریخ ۲۱ بهمن ماه ۱۳۹۹ بازنگری شد.

ابراهیم حسینی، گروه الکترونیک، دانشکده مهندسی برق و کامپیوتر، دانشگاه ارومیه، ارومیه، ایران، (email: st_e.hosseini@urmia.ac.ir)، مرتضی موسیزاده (نویسنده مسئول)، گروه الکترونیک، دانشکده مهندسی برق و کامپیوتر، دانشگاه ارومیه، ارومیه، ایران، (email: m.mousazadeh@urmia.ac.ir).

1. Graphical Processing Unit



شکل ۲: الگوریتم ضرب چهاربیتی.



شکل ۱: الگوریتم ضرب دو بیتی.

۲- الگوریتم پیشنهادی ضرب

برای تسريع عملیات ضرب، ابتدا N بیت ورودی های ضرب کننده به دو دسته $N/2$ بیتی تقسیم می شوند. سپس هر کدام از گروههایی که $N/2$ بیت هستند به دو دسته کوچکتر با طول $N/4$ بیت تقسیم می شوند و این تقسیم بندی ادامه پیدا می کند تا این که به زیرگروههایی با طول ۲ بیت برسیم. مشخص است اگر تعداد بیت های ورودی توانی از ۲ باشد، این تقسیم بندی بھینه و متقارن خواهد بود. بعد از گروه بندی ضرب دسته های دو بیتی به طور همزمان طبق الگوریتم جدید حساب می شوند. شکل ۱ چگونگی ضرب دسته های دوتایی را نشان می دهد. ضرب بیت هایی که به طور عمودی زیر هم دیگر قرار گرفته اند، سطر اول را تشکیل می دهند و ضرب مورب بیت ها، سطرهای دوم و سوم را تشکیل می دهند. اگر در نظر بگیریم $A = (a_1 \times 2, a_0)$ و $B = (b_1 \times 2, b_0)$ در این صورت ضرب آنها برابر است با

$$\begin{aligned} A \times B &= (a_1 \times 2, a_0) \times (b_1 \times 2, b_0) \\ &= a_1 b_1, (a_1 b_0, a_0 b_1) \times 2, a_0 b_0 \end{aligned} \quad (1)$$

این ایده برای تعداد بیت های بالاتر نیز کاربرد دارد. در حالت که ضرب کننده دو ورودی ۴ بیتی داشته باشد، این دو ورودی به این صورت نوشته خواهد شد

$$\begin{aligned} A &= (a_1 \times 2^3, a_1 \times 2^3, a_1 \times 2, a_1) \\ B &= (b_1 \times 2^3, b_1 \times 2^3, b_1 \times 2, b_1) \end{aligned} \quad (2)$$

و ضرب آنها طبق (۳) بیان خواهد شد

$$\begin{aligned} A \times B &= (a_1 \times 2^3, a_1 \times 2^3, a_1 \times 2, a_1) \\ &\quad \times (b_1 \times 2^3, b_1 \times 2^3, b_1 \times 2, b_1) \\ &= (a_1 b_1, (a_1 b_1, a_1 b_1) \times 2, a_1 b_1 \times 2^3) \times 2^3 \\ &, (a_1 b_1, (a_1 b_1, a_1 b_1) \times 2, a_1 b_1 \times 2^3) \times 2^3 \\ &, (a_1 b_1, (a_1 b_1, a_1 b_1) \times 2, a_1 b_1 \times 2^3) \times 2^3 \\ &, (a_1 b_1, (a_1 b_1, a_1 b_1) \times 2, a_1 b_1 \times 2^3) \times 2^3 \\ &, (a_1 b_1, (a_1 b_1, a_1 b_1) \times 2, a_1 b_1 \times 2^3) \times 2^3 \\ &= M_1, (M_1, M_1) \times 2^3, M_1 \times 2^4 \end{aligned} \quad (3)$$

همان طور که (۳) نشان می دهد مشابه حالت قبل در ضرب ۴ بیتی که به دو دسته ۲ بیتی تقسیم شده اند، نتیجه خروجی در سه سطر چینش می یابد و سرانجام توسط یک جمع کننده عبیتی نتیجه نهایی آماده می شود. نمودار نقطه ای این ضرب در شکل ۲ نمایش داده شده است. برای ضرب ۴ بیتی


روش مرسوم دیگر برای قسمت جمع، استفاده از فشرده سازها برای تبدیل N حاصل ضرب جزئی به دو عدد و در نهایت استفاده از یک جمع کننده برای تولید حاصل ضرب نهایی می باشد [۱]. استفاده از فشرده سازها برای کم کردن تعداد حاصل ضرب های جزئی به دلیل تأخیری که به مدار اضافه می کند نمی تواند منجر به ضرب کننده های بسیار سریع گردد. تأخیر فشرده سازها نیز با افزایش تعداد بیت های ورودی افزایش می یابد. با در نظر گرفتن فشرده سازی می توان عملیات ضرب را به سه بخش تقسیم کرد: (۱) تولید حاصل ضرب های جزئی، (۲) فشرده سازی و (۳) جمع دو عدد حاصل از فشرده سازی و تولید حاصل ضرب نهایی. این نوع از ضرب کننده ها تحت عنوان ضرب کننده های Wallace tree نیز شناخته می شوند [۲]. یکی از موثر ترین روش هایی که برای افزایش سرعت ضرب کننده های پیشنهاد شده است ضرب کننده های Booth encoding می باشد [۱]. ضرب کننده Booth در واقع انجام عمل ضرب در مبنای چهار می باشد که منجر به نصف شدن تعداد حاصل ضرب های جزئی و همچنین نصف شدن تأخیر کلی ضرب کننده خواهد شد. با توسعه این کار به مبنای های بالاتر می توان تعداد حاصل ضرب های جزئی را باز هم بیشتر کاهش داد. در حالت کلی ضرب کننده در مبنای r^3 تعداد حاصل ضرب های جزئی را به N/r کاهش می دهد [۳]. عیوب روش بوث نیز توان مصرفی زیاد به علت قطعی های ناخواسته که از مسیرهای متفاوت این روش به وجود می آید است [۴] و [۵]. در تمام روش های بالا می توان از تکنیک خط لوله^۱ نیز برای افزایش سرعت ضرب کننده استفاده کرد ولی به دلیل افزایش تعداد طبقه ها و همچنین تعداد پالس ساعت، توان مصرفی و مساحت کلی ضرب کننده افزایش می یابد [۶]. در این مقاله یک روش جدید برای الگوریتم ضرب معرفی می شود که به شکل ساختاری با تمام روش های مورشده متفاوت است. با استفاده از روش ارائه شده، سرعت ضرب به شکل قابل ملاحظه ای افزایش می یابد بدون این که از ساختار خط لوله، بوث و یا درخت والاس استفاده شود. با استفاده از ساختار پیشنهادی ضرب کننده هایی با عرض بیت های بسیار بالا و همچنین بسیار سریع طراحی و پیاده سازی شده است.

ساختار کلی مقاله به قرار زیر است: بخش دوم این مقاله الگوریتم پیشنهادی برای ضرب را توصیف می کند. بخش سوم، پیاده سازی مداری ضرب کننده هایی با تعداد بیت های مختلف و با استفاده از الگوریتم پیشنهادی را توضیح می دهد. در بخش چهارم شبیه سازی و مقایسه با کارهای قبلی آورده شده و بخش نهایی به نتیجه گیری کلی می پردازد.

عمل کردن شده است. در این ساختار ورودی‌ها باید قدرت درایو داشته باشند. برای حالتی که دو ورودی صفر هستند اگر تنها از ترانزیستورهای M1-۴ استفاده می‌شود، مشکل یک ولتاژ ترشولد در خروجی به وجود می‌آمد که اگر از طبقه‌ها و گیت‌های دیگر پشت سر آن استفاده شود تنتیجه به حالت نرمال برمی‌گردد. ولی برای حل مشکل از ترانزیستورهای M5-۹ استفاده می‌شود که سایز کوچکی دارند و برای صفر کردن یک ولتاژ ترشولد به کار رفته‌اند. ساختار ارائه شده برای ضرب، ساختار سریعی می‌باشد ولی برای افزایش بیشتر سرعت سعی شده که در پیاده‌سازی XOR مداری هم ساختارهای سریعی طراحی و یا پیشنهاد گردد. گیت XOR پیشنهادی به دلیل تعداد دفعات استفاده در ساختار ضرب کننده می‌تواند تأخیر کلی را کاهش دهد.

۴×۴ ضرب کننده ۲-۳

بعد از ضرب دسته‌های دوتایی، ضرب دسته‌های ۴تایی باید محاسبه شود. در این مرحله ۴ بلوک از ضرب دسته‌های دوتایی باید استفاده شود. ضرب‌های پاره‌ای برای دسته‌های ۴تایی توسط این بلوک‌ها تولید می‌شوند و سرانجام توسط یک جمع‌کننده عیتی حاصل نهایی آماده می‌شود. باید سعی شود در هر طبقه جمع‌کننده‌ای مناسب انتخاب شود تا عملکرد بهینه گردد. جمع‌کننده‌هایی که دو عدد بازتری با هم جمع می‌کنند همواره مورد تحقیق و بررسی طراحت قرار گرفته است. جمع‌کننده‌ها مجموعه‌ای گسترده و بزرگ هستند که هر کدام سرعت، توان مصرفی و مساحت اشغالی متفاوتی دارند. نیم جمع‌کننده تنها دو تکیتی A و B را با هم جمع می‌کند و نتیجه صفر، ۱ یا ۲ خواهد بود. در نتیجه دو بیت برای نمایش خروجی لازم است که آنها نتیجه جمع S و بیت نقلی خروجی COUT نامیده می‌شوند. بیت نقلی خروجی به عنوان ورودی ستون بعدی در جمع‌کننده‌های چندبیتی استفاده می‌شود و در نتیجه ارزش مکانی دو برابر خواهد داشت. جمع‌کننده‌های چندبیتی باید امکان گرفتن بیت نقلی ستون قبلی را داشته باشند، یعنی این که به صورت جمع‌کننده کامل استفاده شوند. در جمع‌کننده‌ها تعریف دو سیگنال تولید (G) و انتشار (P) می‌تواند مفید باشد. در جمع‌کننده زمانی بیت نقلی تولید می‌شود که هر دو ورودی یک باشند و در نتیجه $G = A \cdot B$ و جمع‌کننده زمانی بیت نقلی منتقل می‌کند یا به عبارت دیگر دوباره رقم نقلی تولید می‌کند که Cin دریافت کند و یکی از ورودی‌ها یک باشد و در نتیجه $P = A \oplus B$. با توجه به تعریف‌های ارائه شده دو سیگنال S و COUT به این شیوه تعریف می‌شوند: $S = P \oplus Cin$ و ساختار نقلی نردبانی (Carry-ripple) است به این شیوه که نقلی خروجی بیت بالا به علت طولانی شدن مسیر بحرانی، تأخیر جمع‌کننده بسیار زیاد خواهد شد و عمل جمع کردن به کندی انجام می‌گیرد. روش‌های سریع‌تر پیش‌بینی رقم نقلی (Carry-lookAhead) [۷] و پرش نقلی (Carry-skip) [۸] و [۹] تولید نقلی را در گروههای چندبیتی پیش‌بینی می‌کنند و این کار به وسیله محاسبه گروهی سیگنال‌های P و G انجام می‌گیرد و نشان خواهد داد چه زمانی بیت نقلی منتشر یا تولید می‌شود. جمع‌کننده‌های بزرگ‌تر از چند سطح ساختار CLA برای افزایش سرعت استفاده می‌کنند. الگوریتم پیشنهادی برای ضرب به گونه‌ای است که طبقه اول سه سطر دارد، پس باید جمع‌کننده‌ای که استفاده می‌شود سه سطح را با هم جمع کند. در روش‌های معمول می‌توان این سه سطر را به دو سطح فشرده کرد و سپس، عمل جمع را انجام داد. در این صورت باید



شکل ۳: الگوریتم پیشنهادی برای ضرب چهاربیتی.

چهار بلوک از ضرب کننده‌های ۲یتی و یک جمع کننده عیتی نیاز است و شکل ۳ این موضوع را نشان می‌دهد.


به همین ترتیب یک ضرب کننده 8×4 بلوک ضرب کننده 4×4 بیتی و یک جمع کننده 12×12 بیتی تشکیل شده است. این روش برای تعداد بیت‌های الاتر قابل سطح است، یعنی این که برای ضرب کننده 16×16 بیتی 4×4 بلوک از ضرب کننده 4×4 بیتی و برای ضرب کننده 3×3 بیتی 4×4 بلوک از ضرب کننده 16×16 بیتی و یک جمع کننده 48×48 بیتی مورد نیاز است. شکل ۴ این الگوریتم را برای یک ضرب کننده 4×4 بیتی نشان می‌دهد. از مزیت‌های مهم و برجسته این روش عملکرد موازی و هم‌زمان بلوک‌های تشکیل دهنده است. با دو برابر شدن تعداد بیت‌های ورودی تهاخیر یک جمع کننده جدید به مسیر بحرانی اضافه می‌شود. رابطه (۴) تأخیر مسیر بحرانی یک ضرب کننده 4×4 بیتی را نشان می‌دهد. بر طبق الگوریتم پیشنهادی در ضرب 64×64 بیت در طبقه نخست دو بیت اول و در طبقه دوم 4×4 بیت اول و در طبقه سوم 8×8 بیت اول و در طبقه چهارم 16×16 بیت و در طبقه پنجم 32×32 بیت از نتیجه نهایی خیلی سریع‌تر تولید خواهد شد. این بیت‌ها وارد جمع کننده طبقه بعدی نمی‌شوند و به همین دلیل زودتر از حاصل ضرب نهایی آماده خواهند شد. شکل ۵ نشان می‌شوند. شکل ۶ این بیت‌ها برای یک ضرب کننده 8×8 بیتی تولید می‌شوند. شکل $N \times N$ بیت الگوریتم و تعداد بیت‌های مورد نیاز را برای یک ضرب کننده $N \times N$ بیت نشان می‌دهد.

$$\tau_{total} = \tau_{(v \times v \text{ multiplier})} \times \tau_{(sbit_adder)} \times \tau_{(vbit_adder)} + \tau_{(vbit_adder)} + \tau_{(sbit_adder)} + \tau_{(vbit_adder)}$$


۳- پیاده‌سازی در سطح مداری

۱-۳ ضرب کنندہ ۲×۲


همان طور که در بخش‌های قبل هم اشاره شد، گروه‌بندی تا جایی داده می‌یابد که زیرگروه‌هایی با طول ۲ بیت به دست آیند. در مرحله اول ضرب دسته‌های دوتایی طبق الگوریتم معرفی شده به دست خواهد آمد. مدار شکل ۷ به این منظور استفاده شده است. برای ضرب کننده‌های عددی به تعداد ۴۵ بلوک از ضرب کننده‌های ۲^۲ یعنی مورد نیاز است. شکل ۸-الف، پیاده‌سازی گیت‌های AND در سطح ترانزیستوری و به صورت عموماری گیت‌های انتقال به منظور بهبود سرعت را نشان می‌دهد. در شکل ۸-ب یک ساختار جدید و سریع بدون استفاده از معکوس‌کننده XOR گیت دو ورودی پیشنهاد شده است. این ساختار برای XOR مسیار ساده است و کار اصلی را ترانزیستورهای M1-۴ انجام می‌دهند و مخالف ساختارهای معمول از گیت NOT استفاده نشده که باعث سریع




شکل ۴: الگوریتم پیشنهادی برای ضرب ۴ عیتی.



شکل ۵: پیاده‌سازی در سطح گیت ضرب کننده ۲×۲.




شکل ۶: الگوریتم ضرب هشت‌بیتی.




شکل ۷: پیاده‌سازی سطح ترانزیستور، (الف) AND و (ب) XOR پیشنهادی.


خروجی MAJ^۳ زمانی یک خواهد شد که حداقل ۲ تا از ورودی‌های آن یک باشد و خروجی XOR^۳ زمانی یک است که تعداد یک‌های ورودی فرد باشد. شکل‌های ۱۰-الف و ۱۰-ب پیاده‌سازی در سطح ترانزیستوری این دو گیت را نشان می‌دهد. برای پیش‌بینی و تولید نقلی از دو بلوک پیش‌بینی نقلی (Carry_predict_{1,2}) استفاده شده است. به طوری که در بلوک اول C_{1,2,3} تولید می‌شوند که برای تولید حاصل جمع S_{1,2} و C₃ به عنوان ورودی طبقه بعدی استفاده شده است. رابطه‌های (۵) تا (۷) چگونگی محاسبه هر کدام از بیت‌های

شکل ۸: ساختار پیشنهادی برای ضرب $N \times N$ بیتی.


یک فشرده‌ساز ۳ به ۲ استفاده شود که آن هم تأخیر اخافی وارد خواهد کرد. در این روش که پیشنهاد شده است فشرده‌ساز با گیت‌های ورودی جمع کننده یکی شده و تأخیر آن حذف شده است. این سه سطر ورودی مستقیماً و بدون فشرده‌شدن وارد جمع کننده می‌شوند. برخلاف ساختارهای معمول برای جمع کننده از گیت‌های XOR و MAJ و سه ورودی به جای دو ورودی استفاده شده است: $P = A \oplus B \oplus C$ و $G = MAJORITY(A, B, C)$. شکل ۹ ساختار کلی جمع کننده عیتی به کار رفته را نشان می‌دهد. در مرحله اول به وسیله XOR و MAJ سه ورودی سیگنال‌های P و G تولید می‌شوند و به وسیله بلوک پیش‌بینی نقلی، بیت‌های نقلی موردنظر تولید می‌شوند و سرانجام نتیجه حاصل جمع به وسیله XOR دو ورودی تولید خواهد شد.



شکل ۱۱: بلوک پیش‌بینی نقلی در سطح ترانزیستور (الف) C_r و (ب) C_v .



شکل ۹: جمع‌کننده عیتی.




شکل ۱۲: جمع‌کننده ۱۲ بیتی.

$$C_{11} = G_1 + P_1 G_1 + P_1 P_2 G_2 + P_1 P_2 P_3 G_3 + P_1 P_2 P_3 P_4 C_4 \quad (9)$$

۴-۳ ضرب‌کننده $N \times N$

در حالت کلی برای ضرب‌کننده $N \times N$ بیتی به ۴ بلوک از ضرب‌کننده 2×2 بیتی و یک جمع‌کننده $3N/2$ بیتی نیاز است. با افزایش تعداد بیت‌های ورودی، جمع‌کننده بزرگ‌تر خواهد شد پس باید جمع‌کننده مناسب انتخاب گردد تا تأخیری بهینه داشته باشیم. برای جمع‌کننده‌های بزرگ (ممکن‌باش) بیشتر از ۱۶ بیت) با ساختار CLA تأخیر جمع‌کننده بستگی به مسیر گذر نقلی از بین بلوک‌های پیش‌بینی آن دارد. برای کاهش تأخیر می‌توان از ساختارهای درختی پیش‌بینی نقلی استفاده کرد که در آنها تأخیر به صورت $\log_2 N$ رشد خواهد کرد. روش‌های مختلفی برای این کار وجود دارد که از لحاظ تعداد گیت‌ها و طبقه‌های به کار رفته و حداقل گیت‌هایی که درایو می‌کند و سیم‌بندی بین طبقه‌ها متفاوت هستند. از معروف‌ترین این ساختارها می‌توان به Brent-kung [۱۰]، Kogge-stone [۱۱] و Sklansky [۱۲] اشاره کرد. در ساختار اول (Brent-kung) رقم نقلی ابتدا در گروههای ۲ بیتی پیش‌بینی می‌شوند و از نتیجه آن برای محاسبه گروههای ۴ بیتی و به دنبال آن برای گروههای ۸ بیتی و به این شیوه ادامه خواهد یافت. این ساختار $2 \log_2 N - 1$ طبقه خواهد داشت و در هر طبقه ۲ بلوک درایو خواهد شد (فن اوت ۲). در ساختار دوم با محاسبه گروههای بزرگ‌تر تعداد طبقه‌ها به $\log_2 N$ کاهش خواهد یافت ولی این کار با هزینه دو برابر شدن تعداد بلوک‌هایی که در هر طبقه درایو می‌شوند انجام خواهد گرفت و این برای جمع‌کننده‌های بزرگ، تأخیر بیشتر و استفاده از بافرهای بزرگ‌تر را به همراه خواهد داشت. در ساختار سوم (kogge-stone) تعداد طبقه‌ها $\log_2 N$ و بلوک‌هایی که باید درایو شوند ۲ است ولی با هزینه سیم‌بندی طولانی همراه است. به طور خلاصه در ساختار اول تعداد طبقه‌های زیاد، در ساختار دوم تعداد بلوک‌های درایو شده بیشتر و در ساختار سوم سیم‌بندی‌های طولانی خواهیم داشت. در این مقاله به علت



شکل ۱۰: (الف) MAJ^3 و (ب) XOR^3 .

پیش‌بینی شده را نشان می‌دهد و شکل‌های ۱۱-الف و ۱۱-ب پیاده‌سازی در سطح ترانزیستوری آنها را نشان می‌دهد. دو بلوک پیش‌بینی بیت‌های نقلی دقیقاً مشابه هم هستند و در هر دوی آنها مدارهای شکل ۱۱ به کار گرفته شده‌اند.

$$C_r = G_r \quad (5)$$


$$C_v = G_v + P_r C_r = G_v + P_r G_r \quad (6)$$

$$C_v = G_v + P_v C_v = G_v + P_v G_v + P_v P_r G_r \quad (7)$$


۳-۳ ضرب‌کننده 8×8

بر طبق الگوریتم معرفی شده ۴ بلوک از ضرب‌کننده 4×4 و یک جمع‌کننده ۱۲ بیتی برای انجام ضرب 8×8 لازم است به این معنی که تنها تأخیر یک جمع‌کننده ۱۲ بیتی به ضرب‌کننده جدید اضافه می‌شود. ساختار جمع‌کننده این طبقه شبیه طبقه قبل است با این تفاوت که به دلیل افزایش تعداد بیت‌ها ۳ بلوک پیش‌بینی نقلی استفاده شده و هر کدام از بلوک‌ها ۴ رقم نقلی تولیدی را پیش‌بینی می‌کنند. شکل ۱۲ ساختار این جمع‌کننده را نشان می‌دهد. هر کدام از سیگنال‌های C_1, C_2, C_3, C_4 و C_5 به وسیله مدارهای معرفی شده در شکل ۱۱-الف و ۱۱-ب تولید می‌شوند و سیگنال‌های $C_{6,7,8}$ به وسیله (۸) معرفی می‌شوند و توسط مدار شکل ۱۳-الف تولید خواهد شد و سیگنال C_9 به وسیله (۹) تعریف خواهد شد و توسط مدار شکل ۱۳-ب پیش‌بینی می‌شود.

$$C_{4,5,6,7,8} = G_{4,5,6,7,8} + P_{4,5,6,7,8} G_{4,5,6,7,8} + P_{4,5,6,7,8} P_{4,5,6,7,8} G_{1,2,3,4,5,6,7,8} + P_{4,5,6,7,8} P_{4,5,6,7,8} P_{4,5,6,7,8} C_{1,2,3,4,5,6,7,8} \quad (8)$$




شکل ۱۳: پیاده‌سازی مدارهای پیش‌بینی بیت نقلی در سطح ترانزیستوری، (الف) C_i و (ب) C_{i+1} .




شکل ۱۴: جمع کننده پیشنهادی Kogge-Stone تغییریافته.

پیش‌بینی نقلی می‌شود و بعد از تولید نقلی‌های مطلوب، در آخر توسط XOR کردن نقلی و P حاصل آمده خواهد شد. در حالت معمول دو سیگنال P و G توسط گیت‌های دو ورودی AND و OR تولید می‌شوند ولی در این ساختار در هر طبقه سه سطر دیتا وجود دارد. در روشی ساده می‌توان این سه سطر فشرده‌ساز فشرده کرد و سرانجام وارد جمع کننده شوند که با این کار تأخیر فشرده‌ساز نیز اضافه می‌گردد. در ساختار پیشنهادی، فشرده‌ساز حذف شده و سه سطر مستقیماً وارد جمع کننده می‌شوند و بلوک‌های XOR و MAJ می‌توانند به سه ورودی برای این منظور در ورودی جمع کننده در نظر گرفته شده‌اند و این کار باعث سریع ترشدن عمل جمع می‌شود. شکل ۱۴ جمع کننده تغییریافته را نشان می‌دهد. در این شکل بلوک‌های سیاه و خاکستری به کار گرفته شده‌اند که مدار داخلی آنها در سطح ترانزیستوری در شکل ۱۵ نمایش داده شده و ساختار آنها در این مقاله پیشنهاد گردیده است. بلوک‌های مثلثی این ساختار بافر هستند که از دو اینورتر پشت سر هم تشکیل شده است.



شکل ۱۵: بلوک‌های سیاه و خاکستری جمع کننده.

تعداد بیت‌های زیاد به خصوص در طبقه آخر و مقایسه نتایج شبیه‌سازی‌ها ساختار سوم انتخاب شده است. در ساختار سوم در ورودی، سلول‌های $P = A \oplus B$ و $G = AB$ وجود دارند که نتیجه آنها وارد بلوک‌های



شکل ۱۶: تست ضرب کننده با HSPICE

شکل ۱۷: تأخیر ضرب کننده برای تعداد بیت‌های مختلف.

ضرب کننده است. همان طور که دیده می شود خروجی دقیقاً منطبق با ضرب ایدهآل آنالوگی دو سیگنال است و هیچ خطای رخ نداده است. با این الگوریتم ضرب کننده هایی با تعداد بیت های متفاوت شبیه سازی شده اند و نتایج برای ورودی با تعداد بیت های ورودی $4, 2, 16, 8, 32$ و 64 آورده شده است. تأخیر مسیر بحرانی هر کدام از آنها زمانی که همه بیت های ورودی یک هستند در شکل 17 نشان داده شده است. با توجه به این شکل مادامی که نتیجه حاصل ضرب به درستی حاصل نشده است، بیت های خروجی تغییر می کنند. با توجه به این شکل مقدار تأخیر برای ضرب کننده های $2, 4, 8, 16, 32$ و 64 در پروسس 180 نانومتر به ترتیب برابر با $0, 32, 0, 67, 1, 25$ و $4/2$ نانو ثانیه می باشد. این نتایج مستخرج از شبیه سازی بعد از Layout می باشند. بعضی از مقادیر در این

۴- نتایج شبیه‌سازی‌های POST-LAYOUT

برای شبیه‌سازی ضرب کننده پیشنهادی دو سیگنال آنالوگ سینوسی با فرکانس و دامنه متفاوت در نظر گرفته شده است. این دو سیگنال آنالوگ به وسیله مبدل آنالوگ به دیجیتال ADC با فرکانس نمونه‌برداری مشخص دیجیتالی می‌شوند و به عنوان ورودی به ضرب کننده پیشنهادی اعمال می‌شوند. خروجی ضرب کننده به وسیله مبدل دیجیتال به آنالوگ با فرکانس نمونه‌برداری برابر با ADC ورودی به حالت آنالوگ DAC تبدیل می‌شود و با ضرب ایده‌آل دو سیگنال آنالوگ سینوسی مقایسه می‌گردد. شکل ۱۶ عملکرد صحیح این ضرب کننده را نشان می‌دهد. اگر پیش در خروجی DAC وجود داشته باشد نشان از عملکرد نادرست


تعداد بلوک‌های موازی، درصد بهبود سرعت الگوریتم پیشنهادی بیشتر می‌شود. در جدول مقایسه برای این که مقدار توان مصرفی و مساحت ساختار پیشنهادی هم محک زده شود بعضی از ساختارهای با توان مصرفی پایین هم آورده شده است.

۵- نتیجه‌گیری


در این مقاله یک الگوریتم ضرب با سرعت بالا، توان مصرفی پایین، بدون خط لوله و با مساحت سیلیکون مصرفی مناسب ارائه شده است. همچنین در بلوک‌های استفاده شده ساختارهای جدیدی با سرعت بالا و توان مصرفی کم پیشنهاد شده‌اند که شامل گیت XOR، یکی‌کردن فشرده‌ساز و جمع‌کننده و همچنین ساختار اصلاح شده درختی جمع‌کننده می‌باشد. این الگوریتم به آسانی قابل بسط برای تعداد بیت‌های بالاتری نیز است و با دو برابر شدن تعداد بیت‌های ورودی به علت موازی کارکردن بلوک‌ها تنها تأخیر اندکی به مسیر بحرانی اضافه می‌شود. در حقیقت هرچه تعداد بیت‌های ورودی افزایش یابند، الگوریتم پیشنهادی کارایی خود را بیشتر نشان می‌دهد.

مراجع

- [1] A. D. Booth, "A signed binary multiplication technique," *the Quarterly J. of Mechanics and Applied Mathematics*, vol. 4, no. 2, pp. 236-240, 1951.
- [2] C. S. Wallace, "A suggestion for a fast multiplier," *IEEE Trans. on Electronic Computers*, vol. 13, no. 1, pp. 14-17, Feb. 1964.
- [3] O. L. MacSorley, "High-speed arithmetic in binary computers," in *Proc. of the IRE*, vol. 49, no. 1, pp. 67-91, Jan. 1961.
- [4] D. A. Pucknell and K. Eshraghian, *Basic VLSI Design: Systems and Circuits*, Prentice Hall Englewood Cliffs, New Jersey, USA, 1988.
- [5] R. Fried, "Minimizing energy dissipation in high-speed multipliers," in *Proc. of the Int. Symp. on Low Power Electronics and Design*, pp. 214-219, Monterey, CA, USA, 8-20 Aug. 1997.
- [6] H. Ghasemizadeh, E. Azadi, K. Hadidi, and A. Khoei, "A 1.6 GHz 16×16-bit low-latency pipelined booth multiplier," in *Proc. 19th Iranian Conf. on Electrical Engineering, ICEE'11*, 6 pp., Tehran, Iran, 17-19 May 2011.
- [7] A. Weinberger and J. Smith, "A logic for high-speed addition," *Nat. Bur. Stand. Circ.*, vol. 591, pp. 3-12, 1958.
- [8] L. Morgan and D. Jarvis, "Transistor logic using current switching and routing techniques and its application to a fast 'carry' propagation adder," *Proc. of the IEE-Part B: Electronic and Communication Engineering*, vol. 106, pp. 467-468, 1959.
- [9] M. Lehman and N. Burla, "Skip techniques for high-speed carry-propagation in binary arithmetic units," *IRE Trans. on Electronic Computers*, vol. 10, no. 4, pp. 691-698, Dec. 1961.
- [10] R. P. Brent and H. T. Kung, "A regular layout for parallel adders," *IEEE Trans. on Computers*, vol. 31, no. 3, pp. 260-264, Mar. 1982.
- [11] J. Sklansky, "Conditional-sum addition logic," *IRE Trans. on Electronic Computers*, vol. 9, no. 2, pp. 226-231, Jun. 1960.
- [12] P. M. Kogge and H. S. Stone, "A parallel algorithm for the efficient solution of a general class of recurrence equations," *IEEE Trans. on Computers*, vol. 22, no. 8, pp. 786-793, Aug. 1973.
- [13] H. C. Chow and I. C. Wey, "A 3.3 V 1 GHz high speed pipelined booth multiplier," in *Proc. IEEE Int. Symp. on Circuits and Systems, ISCAS'02*, pp. 1-1, Phoenix-Scottsdale, AZ, USA, 26-29 May 2002.
- [14] K. H. Chen and Y. S. Chu, "A low-power multiplier with the spurious power suppression technique," *IEEE Trans. on Very Large Scale Integration (VLSI) Systems*, vol. 15, no. 7, pp. 846-850, Jul. 2007.
- [15] A. Saha, D. Pal, and M. Chandra, "Low-power 6-GHz wave-pipelined 8b×8b multiplier," *IET Circuits, Devices & Systems*, vol. 7, no. 3, pp. 124-140, May 2013.
- [16] Z. Huang and M. D. Ercegovac, "High-performance low-power left-to-right array multiplier design," *IEEE Trans. on Computers*, vol. 54, no. 3, pp. 272-283, 2005.
- [17] S. R. Kuang, J. P. Wang, and C. Y. Guo, "Modified booth multipliers with a regular partial product array," *IEEE Trans. on Circuits and Systems II: Express Briefs*, vol. 56, no. 5, pp. 404-408, May 2009.



شکل ۱۸: ضرب کننده پیشنهادی ۴ عیتی layout.



شکل ۱۹: متوسط جریان کشیده شده از منبع تغذیه.

شکل به صورت باینری و بعضی به شکل هگزادرسیمال نمایش داده شده‌اند. شکل ۱۸، ضرب کننده ۴ عیتی را نشان می‌دهد که با استفاده از نرمافزار Virtuoso Cadence و در پروسس ۱۸۰ نانومتر پیاده‌سازی شده است. برای اندازه‌گیری توان مصرفی، متوسط جریان کشیده شده از منبع تغذیه ۱/۸ ولتی محاسبه شده است. شکل ۱۹ متوسط جریان کشیده شده از منبع تغذیه و در هنگام تست ضرب کننده ۴ عیتی را نشان می‌دهد. نرمافزار Hspice جریان وارد شده به منبع تغذیه را نمایش می‌دهد که به صورت منفی می‌باشد. بعد از این که مدار به حالت پایدار خود رسید متوسط جریان کشیده شده از منبع تغذیه، ۹۶ میلی‌آمپر می‌باشد که با ضرب در منبع تغذیه ۱/۸ ولتی توان مصرفی برابر با ۱۷۲/۸ میلی‌وات خواهد شد. جدول ۱ مقایسه عملکرد این ضرب کننده را با روش‌ها و کارهای قبلی در پروسس‌هایی که ضرب کننده پیشنهادی پیاده‌سازی شده است نشان می‌دهد که گویای بهبود عملیات متوسط روش پیشنهادی می‌باشد. در صورت پیاده‌سازی در پروسس‌های جدیدتر سرعت باز هم افزایش خواهد یافت. الگوریتم پیشنهادی در تمام پروسس‌های مزیت خود را نسبت به سایر الگوریتم‌ها به لحاظ سرعت و توان مصرفی نشان می‌دهد. برای این که بتوان به شکل منصفانه‌ای مقایسه را انجام داد، مواردی که انتخاب شده‌اند با ساختارهای متفاوت با ساختار پیشنهادی، از پروسس‌هایی هستند که ضرب کننده پیشنهادی در آن پروسس پیاده‌سازی شده است. در تمام عرض بیت‌های ورودی، سرعت ضرب کننده پیشنهادی بیشتر است ولی در مورد توان مصرفی و مساحت موارد کمتر و بیشتر از ضرب کننده پیشنهادی در جدول مقایسه دیده می‌شود. در ساختار پیشنهادی، پارامتر اصلی که دنبال رسیدن به آن بودیم، تأخیر بسیار کمتر بود. هرچه عرض بیت‌های ورودی بیشتر افزایش یابد، به دلیل افزایش

جدول ۱: مقایسه عملکرد ضرب کننده پیشنهادی در پروسسهای مشابه.

طراحی	فناوری (نانومتر)	بیت‌های ورودی	تأخیر (ناتوپریه)	مساحت (میکرومتر مربع)	توان مصرفی (میلیوات)
[۱۳]	۳۵۰	۸×۸	۱	بیان نشده	۱۰۰
[۱۴]	۱۸۰	۱۶×۱۶	۵	۱۱۰۲۸	۱,۲۱
[۱۵]	۱۸۰	۸×۸	۳/۲۴	بیان نشده	۱۸,۵۴
[۱۶]	۱۸۰	۳۲×۳۲	۶,۹۹	۷۴۵۹۰	۴۱,۷۲
[۱۷]	۱۸۰	۳۲×۳۲	۶,۸۸	۹۸۷۹۴	۱۵,۷۹۴
[۱۸]	۱۸۰	۶۴×۶۴	۲۰	۵۲۷۶۲۰	۲۱,۳۸
[۱۹]	۱۸۰	۶۴×۶۴	۹	۴۴۳۳۲۰	۷۵۳
این کار (Layout)	۱۸۰	۲×۲	۰,۳۲	۱۶۹	۰,۱
این کار (شبیه‌سازی)	۹۰	۴×۴	۰,۶۷	۱۳۷۰	۰,۴۸
تخمین	۱۸۰	۸×۸	۱,۲۵	۶۵۱۰	۲,۱
این کار (شبیه‌سازی)	۹۰	۱۶×۱۶	۲,۱	۳۳۵۶۰	۹,۲
تخمین	۹۰	۳۲×۳۲	۳,۰۵	۱۴۹۲۵۰	۴۰,۲
تخمین	۹۰	۶۴×۶۴	۴,۲	۶۲۷۰۴۰	۱۷۲,۸
۱۲۸×۱۲۸	۵/۴ (حدودی)	۱۲۸×۱۲۸	۲۵۴۰۰۰ (حدودی)	۷۱۳ (حدودی)	۰,۱۳
۱۲۸×۱۲۸	۰,۱۵۰	۲×۲	-	-	۰,۰۲۵
۱۲۸×۱۲۸	۰,۳۹۵	۴×۴	-	-	۰,۱۱۵
۱۲۸×۱۲۸	۰,۶۲۵	۸×۸	-	-	۰,۵۰
۱۲۸×۱۲۸	۱,۰۶	۱۶×۱۶	-	-	۲,۲۵
۱۲۸×۱۲۸	۱,۵۳	۳۲×۳۲	-	-	۹,۷
۱۲۸×۱۲۸	۲,۰۳	۶۴×۶۴	-	-	۴۱,۵
۱۲۸×۱۲۸	۲,۵ (حدودی)	۱۲۸×۱۲۸	-	-	۱۶۸ (حدودی)

مرتضی موسی‌زاده در سال ۱۳۸۲ مدرک کارشناسی مهندسی برق گرایش الکترونیک خود را از دانشگاه علم و صنعت ایران و در سال ۱۳۸۵ مدرک کارشناسی ارشد مهندسی برق گرایش مدارهای مجتمع خود را از دانشگاه ارومیه دریافت نمود. پس از آن به دوره دکترای مهندسی برق طراحی مدارهای مجتمع در دانشگاه ارومیه وارد گردید و در سال ۱۳۹۲ موفق به اخذ درجه دکترا در مهندسی برق از دانشگاه مذکور گردید. دکتر موسی‌زاده از سال ۱۳۹۲ تا ۱۳۸۳ به عنوان مهندس طراح مدارهای مجتمع در شرکت نیمه‌هادی ارومیه مشغول به کار بود. از سال ۱۳۹۳ در دانشکده مهندسی برق و کامپیوتر دانشگاه ارومیه مشغول به فعالیت گردید و اینک نیز عضو هیأت علمی این دانشکده می‌باشد. زمینه‌های علمی مورد علاقه نامبرده متعدد بوده و شامل موضوعاتی مانند طراحی مبدل‌های داده بسیار سریع، مدارهای دیجیتال و آنالوگ و پردازنده‌های شبکه‌های عصبی می‌باشد.

- [18] V. S. Dimitrov, K. U. Jarvinen, and J. Adikari, "Area-efficient multipliers based on multiple-radix representations," *IEEE Trans. on Computers*, vol. 60, no. 2, pp. 189-201, Feb. 2011.
- [19] P. Mokrian, M. Ahmadi, G. Jullien, and W. Miller, "A reconfigurable digital multiplier architecture," in *Proc. Canadian Conf. on Electrical and Computer Engineering. Toward a Caring and Humane Technology, CCECE'03*, vol. 1, pp. 125-128, Montreal, Canada, 4-7 May 2003.

ابراهیم حسینی تحصیلات خود را در مقاطعه کارشناسی و کارشناسی ارشد مهندسی برق گرایش الکترونیک بهترتب در سال‌های ۱۳۹۵ و ۱۳۹۸ از دانشگاه ارومیه دریافت کرد. در دوران کارشناسی ارشد بر روی طراحی انواع مدارهای دیجیتال سریع و با توان کم تحقیق نمود.