

طراحی یک تقویت‌کننده ابزار دقیق حالت جریان با CMRR بسیار بزرگ، پهنای باند وسیع، توان مصرفی پایین و ساختاری جدید بر پایه ناقل جریان تمام تفاضلی نسل دوم

سوما احمدی و سیدجواد ازهري

برتری‌های حالت جریان بر حالت ولتاژ عبارتند از کار در ولتاژ‌های پایین و توان‌های بسیار پایین، گستره پویایی (به خصوص جریانی) بالا، فرکانس و سرعت زیاد و ساختار ساده‌تر و کوچک‌تر [۶ تا ۱۶]. علاوه بر امتیازهای یادشده، CMRR انواع جریانی تقویت‌کننده‌های ابزار دقیق برخلاف نوع حالت ولتاژی (که حساس به دقت مقاومت‌ها بوده و توسط آن محدود می‌شوند) مستقل از دقت مقاومت‌ها می‌باشد. از این رو امروزه به تدریج انواع جریانی تقویت‌کننده ابزار دقیق جایگزین نمونه‌های مرسم حالت ولتاژی شده‌اند [۸ تا ۲۳]. ساختارهای متفاوتی از تقویت‌کننده ابزار دقیق حالت جریان (CMIA) تاکنون گزارش شده‌اند که می‌توان آنها را با توجه به سیگنال ورودی در دو نوع (۱) تقویت‌کننده با امپدانس ورودی پایین (مناسب سیگنال‌های ورودی جریانی) و (۲) تقویت‌کننده با امپدانس ورودی بزرگ (مناسب سیگنال‌های ورودی ولتاژی) طبقه‌بندی کرد.

تقویت‌کننده‌های نوع اول خود به دو دسته (۱) انواع مبتنی بر ناقل‌های جریان (CCs) [۱۰] و [۱۲] و (۲) انواع مبتنی بر روش سنجش جریان منبع تعذیه تقسیم‌بندی می‌شوند [۸] و [۹]، اما از جمله مشکلات این ساختارها نیاز به بلوک‌های فعل هم‌جور برای افزایش CMRR مدار است. به منظور حذف نیاز به بلوک‌های فعل هم‌جور در ساختار CMIAها، انواع مبتنی بر ناقل جریان تفاضلی نسل دوم (DVCCII) معرفی شدند [۱۳]. ساختار این CMIA‌ها به دلیل استفاده از تقویت‌کننده تفاضلی در ورودی ولتاژی ناقل جریان، تنها از یک بلوک فعل تشکیل شده است اما به دلیل خروجی‌های تک‌سر، افزایش چشم‌گیری در بهبد CMRR مدار نخواهد داشت. برای غلبه بر تمامی مشکلات ذکر شده، در این مقاله یک CMIA بر مبنای ناقل جریان تمام تفاضلی نسل دوم (FDCCII) با بهره‌گیری از مزایای زیر ارائه می‌شود:

- برای غلبه بر مشکلاتی مانند نیاز به تطبیق دقیق مقاومتی و واستگی بهره و CMRR به پهنای باند در IA‌های CMRR یک IA حالت جریان معرفی می‌شود. این مدار علاوه بر این که از تمامی مزایای پردازش حالت جریان برخوردار است، تنها از یک بلوک فعل تشکیل شده و نیاز به بلوک‌های فعل هم‌جور را از بین می‌برد.
- CMRR که مهم‌ترین پارامتر یک تقویت‌کننده ابزار دقیق است با استفاده از طبقه تفاضلی گیر جریان تا حد زیادی بهبود یافته است.
- طراحی شده یک ساختار کاملاً متقارن و تماماً تفاضلی است که با استفاده از آینه جریان ستونی نوسان بلند که از جمله بهترین مدارهای با ولتاژ و توان مصرفی کم می‌باشد، تحت ولتاژ تعذیه $\pm 1V$ طراحی شده است.
- ادامه مطالب به صورت زیر طبقه‌بندی می‌شود: بخش دوم به معرفی تقویت‌کننده پیشنهادی از طریق ارائه ترکیب سیستمی (نمای بلوکی


چکیده: در این مقاله یک ساختار جدید برای پیاده‌سازی تقویت‌کننده ابزار دقیق حالت جریان (CMIA) بر مبنای ناقل جریان نسل دوم تمام تفاضلی (FDCCII) پیشنهاد می‌شود. این ساختار به دلیل بهره‌بردن از امتیازهای کار در حالت جریان برخلاف تقویت‌کننده‌های ابزار دقیق حالت ولتاژ نیاز به مقومنهای هم‌جور برای دست‌یابی به CMRR بزرگ نداشته و به طور ذاتی توانایی بهبود پارامترهای مهم یک CMIA را دارد. همچنین برخلاف سایر انواع جریانی این گروه، استفاده از ساختار تفاضلی تأثیر ناهم‌جوری بلوک‌های الکترونیکی در عملکرد آن را کاهش داده است. هر دوی این مزیت‌ها اندازه و توان مصرفی ساختار را به شدت کاهش و پهنای باند و CMRR مدار را افزایش داده و این مدار را به نمونه‌ای کم‌نظیر در عملکرد و انتخابی بسیار مناسب برای مجتمع‌سازی تبدیل نموده است. در CMIA شده طراحی شده CMRR به عنوان مهم‌ترین پارامتر یک تقویت‌کننده ابزار دقیق با استفاده از یک طبقه تفاضلی گیر جریان بهبود داده شده است. طراحی مدار با استفاده از فناوری $0.18\text{ }\mu\text{m}$ CMOS تحت ولتاژ‌های تعذیه ± 1 انجام گرفته و عملکرد آن با استفاده از نرم‌افزار HSPICE در سطح ترازنی‌ستور بررسی شده است. نتایج شبیه‌سازی مقادیر CMRR برابر $227/4\text{ dB}$ و پهنای باند $8/98\text{ KHz}$ ، پهنای باند بهره تفاضلی $9/08\text{ MHz}$ ، ولتاژ آفست خروجی $\pm 223\text{ mV}$ و توان مصرفی $W=348\text{ }\mu\text{W}$ می‌باشد. به عنوان یک امتیاز منحصر‌به‌فرد، مقدار CMRR در پاسخ مونت کارلو (که خطاهای فناوری را نیز منظور می‌نماید) تا $228/68\text{ dB}$ افزایش یافته که به طور نسبی عدم حساسیت ساختار پیشنهادی را به خطاهای فناوری (PVT) به عنوان یک ویژگی بی‌نظیر تأیید می‌نماید.

کلیدواژه: تقویت‌کننده ابزار دقیق (IA)، تقویت‌کننده ابزار دقیق حالت جریان (CMIA)، نسبت رد حالت مشترک بسیار بزرگ (High CMRR)، ناقل جریان تمام تفاضلی نسل دوم (FDCCII)، توان مصرفی پایین (LP).


۱- مقدمه

در سال‌های اخیر، طراحان و محققان در زمینه طراحی مدارهای آنالوگ به دلیل افزایش تفاضلی برای مدارها و تجهیزات توان- ولتاژ پایین قابل حمل و همچنین محدودیت‌های روند فناوری جدید ساخت مدارهای مجتمع، با چالش‌های جدی مواجه شده‌اند [۱ تا ۵]. استفاده از پردازش سیگنال حالت جریان به عنوان روشی برای غلبه بر این چالش‌ها و محدودیت‌ها در بین طراحان محبوبیت زیادی یافته است. مهم‌ترین


این مقاله در تاریخ ۲۷ آذر ماه ۱۳۹۶ دریافت و در تاریخ ۵ خرداد ماه ۱۳۹۷ بازنگری شد.
سوما احمدی، دانشکده مهندسی برق، دانشگاه علم و صنعت ایران، تهران، ایران،
(email: s0_ahmadi@alumni.iust.ac.ir)
سیدجواد ازهري (نویسنده مسئول)، دانشکده مهندسی برق، دانشگاه علم و صنعت
ایران، تهران، ایران، (email: azhari@iust.ac.ir).



شکل ۲: سمبول یک ناقل جریان تمام تفاضلی نسل دوم.



شکل ۱: بلوک دیاگرام CMIA در حالت ورودی ولتاژی.



شکل ۳: مدار FDCCII پیشنهادشده.

پایه‌های تفاضلی X و Z تشکیل شده است. سمبول FDCCII و ماتریس عملکردی آن به ترتیب در شکل ۲ و (۱) نشان داده شده است. امپدانس پایانه‌های تفاضلی ورودی Y ، پایانه‌های تفاضلی ورودی (خروجی) x و پایانه‌های تفاضلی z در حالت ایده‌آل به ترتیب بینهایت، صفر و بینهایت می‌باشد. باید توجه نمود که منظور از انتقال به صورت تفاضلی عدم انتقال مؤلفه‌های حالت مشترک سیگنال ورودی به خروجی است. در تحقق مداری واقعی وجود امپدانس‌های غیر ایده‌آل در پایانه‌ها سبب آثار نامطلوب در عملکرد FDCCII می‌شود.

$$\begin{bmatrix} i_{y+} \\ i_{y-} \\ v_{x+} \\ v_{x-} \\ i_{z+} \\ i_{z-} \end{bmatrix} = \begin{bmatrix} \cdot & \cdot & \cdot & \cdot & \cdot & \cdot \\ \cdot & \cdot & \cdot & \cdot & \cdot & \cdot \\ 1 & \cdot & \cdot & \cdot & \cdot & \cdot \\ \cdot & -1 & \cdot & \cdot & \cdot & \cdot \\ \cdot & \cdot & 1 & \cdot & \cdot & \cdot \\ \cdot & \cdot & \cdot & -1 & \cdot & \cdot \end{bmatrix} \begin{bmatrix} v_{y+} \\ v_{y-} \\ i_{x+} \\ i_{x-} \\ v_{z+} \\ v_{z-} \end{bmatrix} \quad (1)$$

مدار FDCCII طراحی شده در سطح ترانزیستور در شکل ۳ آمده است. از آنجا که این مدار برای کاربردهای ابزار دقیق طراحی گردیده، بهمود CMRR به عنوان مهم‌ترین پارامتر مورد توجه واقع شده است. عملکرد مدار ارائه شده را می‌توان در دو بخش عده دنبال کننده جریان تفاضلی و دنبال کننده ولتاژ تفاضلی بررسی کرد.

طبقه ورودی شامل دو تقویت‌کننده تفاضلی تراهدایتی (ترانزیستورهای همچور $M1-M4$) می‌باشد که به همراه طبقه برهه ($M19, M20$) و بر اساس برآرسازی جریان خروجی دو طبقه تراهدایتی، عمل دنبال کنندگی ولتاژ از پایه y به پایه x را انجام می‌دهند. استفاده از ساختار حلقة تراخطی در پایانه‌های x (شامل ترانزیستورهای $M5-M8$ در x و

بخش ۲)، ساختار مداری (درسطح ترانزیستور- بخش ۱-۲)، تحلیل نظری (معادله‌های عملکردی حاکم- بخش ۲-۱ و ۲-۲) هر دو بخش آن FDCCII و مدار تفاضل، گیر جریان) می‌پردازد. در بخش سوم با ارائه نتایج شبیه‌سازی CMIA پیشنهادی با شبیه‌ساز HSPICE کارایی این مدار اثبات می‌شود. این کار با نتیجه‌گیری در بخش چهارم و سپس معرفی مراجع مورد استفاده به پایان می‌رسد.


۲- معرفی CMIA پیشنهادشده

ساختار بلوک دیاگرامی CMIA پیشنهادشده، در شکل ۱ نشان داده شده است. این ساختار با بلوک ناصل جریان نسل دوم تفاضلی FDCCII و به یک تفريق‌کننده جریان ختم می‌شود. مطابق با شکل ۱، سیگنال ولتاژ تفاضلی ورودی به پایانه‌های x منتقل می‌شود و در R_x جریانی را به وجود می‌آورد که به صورت تفاضلی به پایانه‌های جریان مختلف‌العامت z منتقل می‌گردد. سپس بلوک تفاضل گیر جریان تفاضل جریان‌های خروجی را به R_L منتقل می‌کند. بهره ولتاژ تفاضلی کل CMIA در این حالت برابر $2R_L/R_x$ می‌باشد.

باید توجه داشت که چنانچه مدار مشترک به هر طریقی به پایانه‌های x منتقل شود به دلیل تقارنی که مدار دارد به هر دو پایه x_+ و x_- به یک اندازه منتقل می‌شود و لذا جریانی در R_x ایجاد نکرده و به خروجی منتقل نمی‌شود. مشروح عملکرد و جزئیات در سطح ترانزیستور این دو بلوک و تقویت‌کننده ابزار دقیق کامل در بخش‌های بعدی تقدیم می‌گردد.

۱-۲ FDCCII طراحی شده

ناقل جریان تمام تفاضلی نسل دوم یک بلوک ۶ پایه است که از اتصال یک بافر ولتاژ (بین پایانه‌های تفاضلی Y و X) و یک بافر جریان (بین



شکل ۵: شماتیک مداری تفاضل گیر جریان.

۲-۲ مدار تفاضل گیر جریان

از آنجا که FDCCII دارای خروجی تفاضلی جریانی است، جهت داشتن خروجی تکسر و همچنین افزایش چشم‌گیر CMRR از یک طبقه این تفاضل گیر جریان CMIA پیشنهادی استفاده شده است [۲۲]. مدار این تفاضل گیر در سطح ترانزیستور در شکل ۵ آمده است که این مدار شامل چهار منبع جریان کسکودی (شامل ترانزیستورهای M۶۴–M۷۱) و سه آینه جریان ویلسون (اولی M۶۱–M۶۳ و M۵۲–M۵۳، دومی M۵۸–M۶۰ و M۴۹–M۵۱ و سومی M۵۵–M۵۷ و M۴۶–M۴۸) می‌باشد.


آینه‌های اول و دوم اشاره شده در بالا عمل معکوس کردن جریان پایه Z_۱ را انجام می‌دهند لذا تفاضل جریان پایه‌های Z_۱, Z_۲ به خروجی راه می‌باشد. در نتیجه سیگنال حالت مشترک ورودی به دلیل عمل تفاضل بهره صفر (در حالت ایده‌آل) به خروجی منتقل می‌شود که تأثیر چشم‌گیری در افزایش CMRR مدار خواهد گذاشت.

۳-۱ پیشنهادشده و نتایج شبیه‌سازی CMIA

مدار CMIA در فناوری um ۰/۱۸ تحت ولتاژهای تغذیه ±۱۷ مداری شده است. شبیه‌سازی این مدار با تفصیل سیگنالی و ترکیب سیستمی شکل ۱ و جزئیات ترانزیستوری شکل‌های ۳ و ۵ با استفاده از نرم‌افزار HSPICE ارائه گردیده است. شبیه‌سازی‌ها با مقادیر CMRR = $R_x = 2RL = 2k\Omega$ انجام شده و نتایج شبیه‌سازی، مقادیر $\beta' = \frac{1-\beta'}{2}$ و $\beta'' = \frac{\beta'-\beta'}{2}$ به ترتیب خطای انتقال ولتاژ از Y به X برای

همان طور که نتایج نشان می‌دهند (شکل ۶) مطابق با شکل ۶ را نشان می‌دهد. همچنین نتایج شبیه‌سازی مدار در دو سطح ولتاژ ±۱۷ و ±۰/۹V در شکل ۶ جهت بررسی میزان تأثیر سطح ولتاژ تغذیه بر روی CMRR آمده است. بهره تفاضلی (با دقت ۱۰۰/۱۵۱ در حالت بدون تقویت) دارای پهنهای باند ۰/۰۸ MHz می‌باشد (مطابق شکل ۷).

همان طور که نتایج نشان می‌دهند (شکل ۷) تغییرات مقاومت بار تأثیری بر روی پهنهای باند تفاضلی مدار طراحی شده ندارد که این ویژگی به دلیل طراحی حالت جریانی مدار است. توان مصرفی مدار ۳۴۸ uW و ولتاژ آفست خروجی ۰/۰۸ uV می‌باشد. از امتیازات استثنایی این طراحی ساز کارلسوی افزایش پهنهای باند با کاهش توان مصرفی علی‌رغم شهرت و شهود این دو مشخصه به تضاد در عدمه طراحی‌های گزارش شده تاکنون می‌باشد. نتایج شبیه‌سازی یک تقویتکننده ابزار دقیق مدار مجتمع زمانی نزدیک به واقعیت است که در کنار شبیه‌سازی خالص، شبیه‌سازی مونت کارلو نیز (برای در نظر گرفتن خطاهای ساخت) انجام گیرد. در شکل ۸ و ۹ نتایج شبیه‌سازی مونت کارلوی اعمال شده برای CMRR و پهنهای



شکل ۶: مدل سیگنال کوچک مدار FDCCII پیشنهادشده.

M۹–M۱۲ در $x_۱$) و با اتصال پسخور منفی این دو حلقه به طبقه ورودی، مقاومت در پایه‌های x کاهش می‌یابد. با توجه به شکل ۴ که مدل سیگنال کوچک مدار FDCCII می‌باشد، با فرض برابری هدایت انتقالی ترانزیستورهای M۱–M۴ ($g_{m۱} = g_{m۲} = g_{m۴}$) و با فرض تطبیق ۲ حلقه تراخطی، $g_{m۱} = g_{m۲}$ ، $g_{m۳} = g_{m۵}$ و $g_{m۶} = g_{m۷}$ با توجه به تقارن مدار، CMRR ولتاژی از ورودی تفاضلی Y تا خروجی کل به صورت (۲) خواهد بود (برای اطلاعات بیشتر به پیوست مراجعه شود)

$$V_{CMRR} = \frac{A_v \left(\frac{1-\beta'}{2} + \frac{1-\beta'_r}{2r_X} \right) - A_r \left(\frac{1-\beta'}{2} - \frac{1-\beta'_r}{2r_X} \right)}{A_v \left(\frac{\Delta\beta}{R_X} + \frac{1-\beta'_r}{r_x} \right) - A_r \left(\frac{-\Delta\beta}{R_X} + \frac{1-\beta'_r}{r_x} \right)}$$

$$A_{v(r)} = (1 - \delta_{c(v(r))})(1 - \theta_{v(r)})$$


$$\Delta\beta = \beta_r - \beta_v, \quad \beta' = \frac{\beta'_r - \beta'_v}{2}$$
(۲)

در این رابطه β و β' به ترتیب خطای انتقال ولتاژ از Y به X برای سیگنال‌های تفاضلی و حالت مشترک، δ_c خطای انتقال جریان از X به Z، θ خطای انتقال جریان مدار تفاضل گیر شده جریان و R_x مقاومت خارجی متصل بین پایه‌های x است. مقاومت r_x نیز که مقاومت داخلی هر یک از پایه‌های X است، طبق (۳) به دست می‌آید (برای اطلاعات بیشتر به پیوست مراجعه شود)


$$r_x = \frac{1}{(1 + g_{m1} R_{out1})(g_{m5} + g_{m7})} \quad (3)$$

با توجه به (۳) می‌توان با افزایش g_{m1}, g_{m5} و یا g_{m7}, g_{m9} مقاومت داخلی پایه‌های x را تا چند میلی‌اهم کاهش داد. اما به دلیل آن که افزایش ضرایب یادشده در راستای افزایش توان مصرفی می‌باشد، لذا تغذیه مدار و ضرایب مزبور به گونه‌ای انتخاب می‌شوند که توازن مناسبی بین توان مصرفی و مقاومت r_x برقرار شده و هم‌زمان این دو مشخصه بهینه شوند. عملکرد حالت مشترک در طبقه ورودی با هدف انتقال سیگنال‌های حالت مشترک در ورودی تفاضلی Y به پایه‌های تفاضلی x با بهره صفر است که با توجه به تقارن کامل مدار بهره انتقال ولتاژ حالت مشترک بسیار پایین می‌باشد.


اما طبقه خروجی کلاس AB در مدار شکل ۳، در واقع دنبال کنندگی جریان از پایانه X به پایانه Z را پیاده‌سازی می‌کند که این طبقه شامل ترانزیستورهای M۲۳–M۳۸ است. استفاده از آینه جریان‌های ستونی نوسان بلند، علاوه بر افزایش مقاومت پایانه‌های خروجی Z و دقت انتقال جریان از پایانه تفاضلی X به پایانه تفاضلی Z، سبب کاهش سطح ولتاژ تغذیه و به دنبال آن توان مصرفی مدار می‌شود.




شکل ۶: منحنی CMRR مدار CMIA طراحی شده.



شکل ۷: نتایج شبیه‌سازی مونت کارلو برای اندازه CMRR.



شکل ۸: نتایج شبیه‌سازی مونت کارلو برای پهنای باند CMRR.

شکل ۹: بهره ولتاژ تفاضلی، $RL = 1\text{k}\Omega - 25\text{k}\Omega$ (step = $2\text{k}\Omega$) و $RX = 2\text{k}\Omega$.

۴- نتیجه‌گیری

در این مقاله یک CMIA بر مبنای FDCCII طراحی شده که ساختار آرائده شده نیاز به بلوک‌های همچور ندارد. در CMIA پیشنهادی، که مهم‌ترین پارامتر تقویت‌کننده ابزار دقیق است تا حد بسیار زیادی از نظر هر دو مقدار دامنه و پهنای باند بهبود پیدا کرده است. نتایج شبیه‌سازی مزیت‌های مدار طراحی شده را نشان می‌دهد. افزایش فرکانس عملکردی علی‌رغم کاهش توان مصرفی، سازگاری این دو مشخصه معروف در ناسازگاری را به عنوان یک دستاورده استثنایی مدار پیشنهادی اثبات می‌کند.

پیوست

با توجه به تقارن مدار شکل ۳ داریم

باند آن (برای ۱۰۰ نمونه) تقویت‌کننده ابزار دقیق طراحی شده به ترتیب نشان داده شده است. این شبیه‌سازی‌ها با اعمال٪۲ تغییرات به ولتاژ آستانه، ضخامت خازن اکسید، W و L کل ترانزیستورهای مدار CMIA انجام گرفته است. نتایج شکل‌های ۸ و ۹ نشان می‌دهند که به عنوان یک امتیاز منحصر به فرد مقدار میانگین اندازه CMRR از مقدار بدون مونت کارلوی آن بیشتر شده است ولی به دلیل کمتر بودن میانگین پهنای باند از مقدار بدون مونت کارلو، حاصل ضرب بهره در پهنای باند برای نتایج مونت کارلو کمتر از مقدار بدون مونت کارلو می‌باشد.

همچنین جدول ۱ ابعاد ترانزیستوری طراحی شده را برای CMIA پیشنهادی نشان می‌دهند. طراحی مدار در طول کانال‌های پایین علاوه بر کاهش سطح مصرفی مدار سبب افزایش سرعت و پهنای باند مدار می‌شود. همچنین جدول ۲ مشخصات مدار پیشنهادی را با چند کار دیگر مقایسه می‌کند.

جدول ۱: ابعاد ترانزیستوری طراحی شده برای CMIA پیشنهادی.

Transistors	W/L (um/um)	Transistors	W/L (um/um)
$M_1 - M_4$	۵/۰.۴۵	$M_{\text{v}_1}, M_{\text{v}_2}$	۵۹/۰.۴۵
M_5, M_{v_1}	۹۰/۰.۲۷	M_{v_2}	۲۰/۰.۴۵
M_6, M_{v_2}	۴۵/۰.۲۷	$M_{\text{v}_3} - M_{\text{v}_4}, M_{\text{v}_5} - M_{\text{v}_6}$	۲۵/۰.۴۵
$M_{\text{v}_3}, M_{\text{v}_4}$	۲۲/۰.۴۵	$M_{\text{v}_6} - M_{\text{v}_7}, M_{\text{v}_8} - M_{\text{v}_9}$	۷/۰.۴۵
M_7, M_{v_5}	۱۰/۰.۴۵	$M_{\text{v}_9} - M_{\text{v}_{10}}$	۱۱/۰.۴۵
$M_{\text{v}_6}, M_{\text{v}_7}$	۱۰/۰.۳۵	$M_{\text{v}_{10}}, M_{\text{v}_{11}}, M_{\text{v}_{12}}, M_{\text{v}_{13}}$	۳۰/۰.۷۵
$M_{\text{v}_8}, M_{\text{v}_9}$	۳۴۵/۰.۴۵	$M_{\text{v}_{14}}, M_{\text{v}_{15}}, M_{\text{v}_{16}}, M_{\text{v}_{17}}$	۲۶/۰.۵
$M_{\text{v}_{10}}$	۲۱/۰.۴	-	-
$M_{\text{v}_{11}}, M_{\text{v}_{12}}, M_{\text{v}_{13}}, M_{\text{v}_{14}}$	۲۱/۰.۴	-	-

جدول ۲: مقایسه عملکرد CMIA طراحی شده با چند کار دیگر.

CMIA	Proposed	[۲۱]	[۸]	[۹]	[۱۹]
Input signal	Voltage	Voltage	Voltage	Voltage	Voltage
Tech.	۰.۱۸ um CMOS	۰.۱۸ um CMOS	ADA44AN	۰.۱۸ um CMOS	۱۳۰ nm CMOS
Result type	Hspice	Hspice	Fabricated	Hspice	Cadence (Pre layout)
CMRR [dB]	۲۲۷/۴	۲۱۶	۹۵	۱۱۰	۶۴/۷
CMRR Band-width	۸۹۸ KHz	۳۰۰ Hz	۲ KHz	N.A*	۱۰۰ KHz
Gain Band-width	۰.۰۸ MHz	۱۸/۱ MHz	۵۹۱/۶۶ KHz	۲ MHz	< ۳۸۱ MHz
Power	۳۴۸ μW	۳۸۳/۴ μW	۵۴۰ mw	N.A*	۱۴ μW
Supply voltages [V]	±۱	±۱/۲	±۱۰	۱/۸	۰/۴
Need for matchedblocks	No	No	Yes	Yes	No

* Not Available

لذا با اتصال یک منبع تست به پایه‌های X داریم

$$r_x = \frac{V_T}{I_T} = \frac{1}{(1 + A_V)(g_{mY} + g_{mS})} \quad (۱-۷)$$

مراجع

- [1] A. J. Annema, B. Nauta, R. V. Langevelde, and H. Tuinhout, "Analogue circuits in ultra-deep-submicron CMOS," *IEEE J. Solid-State Circuits*, vol. 40, no. 1, pp. 132-143, Jan. 2005.
- [2] S. J. Azhari, *Low Voltage Low Power Integrated Circuits, Analog and Digital*, Lecture Note Iran University of Science and Technology, 2015-2016.
- [3] C. Toumazou, F. J. Lidgey, and D. G. Haigh, *Analogue IC Design: The Current-Mode Approach*, London, U. K., IEE Press, 1990.
- [4] S. J. Azhari, *Current-Mode Integrated Circuits, Design and Application*, Lecture Note Iran University of Science and Technology, 2015.
- [5] G. Ferri and N. C. Guirrini, *Low-Voltage, Low-Power CMOS Current Conveyors*, ch.4, Kluwer, 2003.
- [6] S. Archana, B. K. Madhavi, and I. V. Murali Krishna, "Design of CMOS current mode and voltage mode winner take all circuit on 180 nm technology," in *Proc. IEEE Int. Conf. on Electrical, Electronics, and Optimization Techniques, ICEEOT'16*, pp. 1879-1882, Chennai, India, 3-5 Mar. 2016.
- [7] H. Broomandnia and S. J. Azhari, "Design of a fully differential current buffer (FDCB) based on a new common mode feedforward (CMFF) based common mode separation technique," in *Proc. IEEE 2nd Int. Conf. on Knowledge-Based Engineering and Innovation, KBEI'15*, pp. 373-379, Tehran, Iran, 5-6 Nov. 2015.
- [8] E. L. Douglas, D. F. Lovely, and D. M. Luke, "A low-voltage current-mode instrumentation amplifier designed in a 0.18-micron CMOS technology," in *Proc. Canadian Conf. on Electrical and Computer Engineering*, vol. 3, pp. 1777-1780, Niagara Falls, ON, Canada, 2-5 May 2004.
- [9] S. J. Azhari and H. Fazlalipoor, "CMRR in voltage-op-amp-based current-mode instrumentation amplifiers (CMIA)," *IEEE Trans. on Instrumentation and Measurement*, vol. 58, no. 3, pp. 563-569, Mar. 2009.
- [10] A. Voulkidou, S. Siskos, and T. Laopoulos, "A low noise low offset current mode instrumentation amplifier," in *Proc. 19th Int. Conf.*

$$g_{m1} = g_{mY} = g_{m\tau} = g_{m\delta}$$

$$g_{m\Delta} = g_{m\Delta}, g_{mY} = g_{m\Delta}, g_{m\delta} = g_{m\Delta}, g_{m\Delta} = g_{m\Delta}.$$

روابط (۱-۷) تا (۱-۵) رابطه CMRR ولتازی که قبلاً در (۲) نشان داده شد را اثبات می‌کند

$$V_{x+(+)_{\text{cm}}} = (1 - \beta_{\text{v}(\tau)}) V_{y+(+)_{\text{cm}}} \quad (۱-۸)$$

$$V_{x+(+)_{\text{diff}}} = (1 - \beta'_{\text{v}(\tau)}) V_{y+(+)_{\text{diff}}} \quad (۱-۹)$$

$$I_{x+(+)_{\text{cm}}} = (-) I_{x+(+)_{\text{diff}}} \quad (۲-۱) \\ = \frac{V_{x+(+)_{\text{cm}(\text{diff})}} - V_{x-(+)_{\text{cm}(\text{diff})}}}{R_x} + \frac{V_{x+(+)_{\text{cm}(\text{diff})}}}{r_x} \quad (۲-۲)$$

$$I_{z+(+)_{\text{cm}(\text{diff})}} = (1 - \delta_{\text{c}(\tau)}) I_{x+(+)_{\text{cm}(\text{diff})}} \quad (۳-۱)$$

$$I_{out_{cm(\text{diff})}} = (1 - \theta_{\text{v}}) I_{z+(+)_{\text{cm}(\text{diff})}} \quad (۴-۱) \\ (1 - \theta_{\text{v}}) I_{z-(+)_{\text{cm}(\text{diff})}} \quad (۴-۲)$$

$$V_{out_{cm(\text{diff})}} = R_L I_{out_{cm(\text{diff})}}$$

$$V_{CMRR} = \frac{V_{out_{cm}}}{V_{Y_{cm}}} \times \frac{V_{Y_{diff}}}{V_{out_{diff}}} \quad (۵-۱)$$

$$V_{Y_{cm}} = \frac{V_{Y_{+cm}} + V_{Y_{-cm}}}{2}, V_{Y_{diff}} = V_{Y_{+diff}} - V_{Y_{-diff}} \quad (۵-۲)$$

برای محاسبه مقاومت داخلی پایه‌های x با توجه به شکل ۴ داریم

$$V_{B(A)} = \frac{1}{2} A_{V(\tau)} (V_{Y_{+(-)}} - V_{X_{+(-)}}) \quad (۶-۱)$$

$$A_{V(\tau)} = g_{m(\tau)} R_{out(\tau)} \quad (۷-۱)$$

$$V_{gs\Delta} = V_{d\Delta} - V_{x-} \quad (۸-۱)$$

$$V_{gs\Delta} = V_{d\Delta} - V_{x+} \quad (۹-۱)$$

- [20] M. Han, et al., "Bulk switching instrumentation amplifier for a high-impedance source in neural signal recording," *IEEE Trans. on Circuits and Systems II: Express Briefs*, vol. 62, no. 2, pp. 194-198, Feb. 2015.
- [21] S. Ahmadi and S. J. Azhari, "A novel fully differential second generation current conveyor and its application as a very high CMRR instrumentation amplifier," *Emerging Science J.*, vol. 2, no. 2, pp. 85-92, Apr. 2018.
- [22] I. Gkotsis, G. Souliotis, and I. Haritantis, "Instrumentation amplifier based analogue interface," in *Proc. IEEE Int. Conf. on Electronics, Circuits and Systems. Surfing the Waves of Science and Technology*, pp. 317-320, Lisboa, Portugal, 7-10 Sept. 1998.
- [23] S. Suwansawang and T. Thongteam, "A 1-V bulk-driven CMOS fully differential second-generation current conveyor," in *Proc. IEEE Int. Symp. on Intelligent Signal Processing and Communications Systems, ISPACS'13*, pp. 662-665, Naha, Japan, 12-15 Nov. 2013.
- سوما احمدی** در سال ۱۳۹۳ مدرک کارشناسی مهندسی برق خود را از دانشگاه کردستان و در سال ۱۳۹۶ مدرک کارشناسی ارشد مهندسی برق خود را از دانشگاه علم و صنعت ایران دریافت نمود. زمینه‌های علمی مورد علاقه نامبرده متعدد بوده و شامل موضوعاتی مانند طراحی مدارات حالت جریان، مدارها و سنسورهای بیوالکتریک، و مدارات فرکانس بالا می‌باشد.
- سیدجواد ازهري** تحصیلات خود را در مقطع کارشناسی مهندسی برق- الکترونیک در سال ۱۳۵۴ از دانشگاه علم و صنعت ایران، در مقطع کارشناسی ارشد مهندسی برق- الکترونیک در سال‌های از ۱۳۶۵ از دانشگاه ویکتوریا منچستر انگلستان و در مقطع دکتری مهندسی برق- الکترونیک در سال‌های ۱۳۶۹ از دانشگاه UMIST منچستر انگلستان به پایان رسانده است و هم‌اکنون استاد دانشکده مهندسی برق دانشگاه علم و صنعت ایران می‌باشد. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: طراحی مدارها و سیستم‌های الکترونیکی آنالوگ (حالت جریان)، آئینه‌های جریان، تقویت‌کننده جریان، ناقل‌های جریان، پردازشگرهای محاسباتی حالت جریان، فیلترهای حالت جریان، تقویت‌کننده‌های با فیدبک جریانی، OTA، تقویت‌کننده‌های مقاومت انتقالی، مبدل‌های داده (انواع DAC و ADC و مخصوص از نوع جریانی)، تقویت‌کننده‌های ابزار دقیق جریانی و پل جریانی، و بافرهای جریانی.
- Mixed Design of Integrated Circuits and Systems, pp. 203-207, 24-26 Warsaw, Poland, May 2012.
- [11] B. Babaei and S. Mirzakuchaki, "High CMRR, low power and wideband current-mode instrumentation amplifier," in *Proc. IEEE Int. Norchip Conf.*, pp. 3-4, Linkoping, Sweden, 20-21 Nov. 2006.
- [12] S. J. Azhari and H. Fazlalipoor, "A novel current mode instrumentation amplifier (CMIA) topology," *IEEE Trans. on Instrumentation and Measurement*, vol. 49, no. 6, pp. 1272-1277, Dec. 2000.
- [13] A. A. Silverio, R. S. J. Reyes, and W. Y. Chung, "A low power high CMRR CMOS instrumentation amplifier based on differential voltage-current conveyor for beta-dispersion range bio-impedance applications," *Recent Researches in Circuits, Systems, Multimedia and Automatic Control*, pp. 31-36, Rovaniemi, Finland, 18-20 Apr. 2012.
- [14] A. Panchal, P. K. Jain, and D. S. Ajnar, "Instrumentation amplifier using differential voltage second generation current conveyor (DVCCII) in standard 0.18 μ m CMOS technology," *International J. of Engineering Science and Technology*, vol. 3, no. 8, pp. 6525-6531, Aug. 2011.
- [15] L. Safari and S. Minaei, "A novel resistor-free electronically adjustable current-mode instrumentation amplifier," *Circuits, Systems, and Signal Processing*, vol. 32, no. 3, pp. 1025-1038, Jun. 2013.
- [16] L. Safari and S. Minaei, "New ECCII-based electronically controllable current-mode instrumentation amplifier with high frequency performance," in *Proc. European Conf. on Circuit Theory and Design, ECCTD'17*, 4 pp., Catania, Italy, 4-6 Sept. 2017.
- [17] D. M. Das, et al., "Design considerations for high-cmrr low-power current mode instrumentation amplifier for biomedical data acquisition systems," in *Proc. 21st IEEE Int. Conf. on Electronics, Circuits and Systems, ICECS'14*, pp. 251-254, Marseille, France, 7-10 Dec. 2014.
- [18] Z. M'Harzi, M. Alami, and F. Temcamani, "A novel high bandwidth current mode instrumentation amplifier," in *Proc. 27th Int. Conf. on Microelectronics, ICM'15*, pp. 299-302, Casablanca, Morocco, 20-23 Dec. 2015.
- [19] M. A. Eldeeb, et al., "A 0.4-V miniature CMOS current mode instrumentation amplifier," *IEEE Trans. on Circuits and Systems II: Express Briefs*, vol. 65, no. 3, pp. 261-265, Mar. 2018.