

کاهش جریان خاموشی در ترانزیستور اثر میدان بدون پیوند دوگیتی نانومتری با استفاده از مهندسی آلایش میانه کanal

سروناز کلانتری و مهدی وادیزاده

تغییر آلایش از سورس به کanal ذاتی و از درین به کanal ذاتی در طول کanal های نانومتری بسیار پیچیده است و سبب افزایش هزینه های ساخت می گردد [۱]. از طرف دیگر، گرادیان چگالی شدید بین پیوند سورس / کanal و پیوند درین / کanal سبب نفوذ ناخالصی های سورس و درین به کanal می شود و در نتیجه مشخصات الکتریکی افزاره DG-MOSFET^۳ با کanal ذاتی را تحت تأثیر قرار می دهد. برای رفع این مشکل اولین بار در سال ۲۰۱۰ ترانزیستور اثر میدان بدون پیوند (JL-FET)^۴ پیشنهاد شد [۱۱] و [۱۲]. در این ترانزیستور گرادیان تراکم ناخالصی در امتداد افزاره، سورس - کanal - درین، حذف شده است. در ساخت ترانزیستور JL-FET استفاده از خصامت بدنه نازک نکته کلیدی است زیرا در حالت خاموش سبب تخلیه کامل حامل ها از کanal می شود [۱۳] و [۱۴].

در افزاره بدون پیوند، ولتاژ آستانه کمتر از ولتاژ نوار تخت است و بنابراین در ناحیه بالای آستانه، حامل در کanal دور از فصل مشترک اکسید/نیمه هادی حرکت می کند. این امر سبب کاهش حساسیت افزاره به میدان عمودی ناشی از بایاس گیت شده است [۱۴]. نتایج شبیه سازی های انجام شده نشان می دهد ترانزیستور JL-FET دارای شبیه سازی بهتر و آثار کanal کوتاه کمتر نسبت به افزاره های مداری وارونگی است [۱۵] و [۱۶].

یکی از پارامترهای کلیدی در عملکرد افزاره های نانومتری نسبت جریان حالت روشنی به جریان حالت خاموشی (I_{ON}/I_{OFF}) است. روش های مختلف برای بهبود نسبت I_{ON}/I_{OFF} در افزاره JL-FET پیشنهاد شده است. در [۱۷] غلط آلایش در جهت افقی ناحیه کanal کاهش یافته و در نتیجه در حالت خاموش کanal به خوبی از حامل ها تخلیه شده است. این امر سبب افزایش نسبت I_{ON}/I_{OFF} به میزان 10^8 برای طول کanal 30 nm شده است. در ترانزیستور اثر میدان نانو سیم بدون پیوند^۵ (JLNWFET) با استفاده از آلایش جانی کanal و قراردادن جدا کننده HfO₂ در دو طرف اکسید گیت نسبت I_{ON}/I_{OFF} برای طول کanal 30 nm تقریباً به 10^8 افزایش یافته است [۱۸]. در این مقاله، مهندسی آلایش در کanal برای کاهش جریان نشتی و به دنبال آن بهبود نسبت I_{ON}/I_{OFF} در DGJL-FET^۶ پیشنهاد شده است. در ساختار ارائه شده آلایش کanal زیرگیت با آلایش نواحی سورس و درین یکسان است اما بیشتر از آلایش میانه کanal می باشد. برای ساخت افزاره پیشنهاد شده ترکیب تکیک آلایش تک لایه ای مولکولی^۷ (MLD) و روش باز پخت مایکروویو (MWA)^۸ پیشنهاد شده است [۱۹] و [۲۰]. انتخاب چگالی آلایش میانه کanal و ضخامت آن برای بهینه کردن نسبت

چکیده: مقیاس بندی طول کanal، جریان نشتی افزاره بدون پیوند دوگیتی^۱ (DGJL-FET) را افزایش می دهد و در نتیجه توان مصرفی افزاره در حالت خاموش افزایش می یابد. در این مقاله، ساختار نوینی برای کاهش جریان نشتی افزاره DGJL-FET پیشنهاد شده که Modified DGJL-FET نامیده می شود. در ساختار Modified DGJL-FET آلایش کanal در زیر گیت با آلایش سورس و درین یکسان، اما بیشتر از میانه کanal است. نتایج شبیه سازی نشان می دهد با کاهش خصامت لایه آلاییده زیر گیت، D، جریان نشتی کاهش می یابد. برای افزاره پیشنهاد شده با طول کanal 10 nm جریان خاموشی دو ده بزرگی کمتر از Regular DGJL-FET است. عملکرد افزاره Regular DGJL-FET^۹ برای طول کanal های مختلف بر حسب نسبت جریان حالت روشنی به جریان حالت خاموشی (I_{ON}/I_{OFF} ، شبیه سازی SS) و تأخیر ذاتی گیت مقایسه شده است. برای افزاره I_{ON}/I_{OFF} ، D و Modified DGJL-FET^{۱۰} افزاره آلایش میانه کanal به عنوان پارامترهای اضافی برای بهبود عملکرد افزاره در رژیم نانومتر در نظر گرفته شده است. نتایج شبیه سازی نشان می دهد در افزاره پیشنهاد شده با طول کanal 15 nm نسبت به افزاره Regular DGJL-FET به ترتیب 14% و 10^6 ده بزرگی بهبود یافته است.

کلید واژه: ترانزیستورهای اثر میدان بدون پیوند دوگیتی، تأخیر ذاتی گیت، شبیه سازی آلایش، مهندسی آلایش، نسبت جریان حالت روشن به جریان حالت خاموش.

۱- مقدمه

با پیشرفت فناوری ابعاد ترانزیستور اثر میدان فلز - اکسید - نیمه هادی (MOSFET)^{۱۱} به زیر میکرومتر کاهش یافته است. مقیاس بندی سبب افزایش تعداد ترانزیستورهای روی یک تراشه، افزایش سرعت ترانزیستور، کاهش توان مصرفی و کاهش هزینه ساخت می شود. با مقیاس بندی افزاره MOSFET، عرض ناحیه تخلیه سمت درین افزایش می یابد و بنابراین آثار کanal کوتاه پدیدار می گردد. اثرات کanal کوتاه به عنوان چالش اصلی مقیاس بندی، عملکرد MOSFET را در رژیم نانومتر مختلف می کند [۱] و [۲].

با مقیاس بندی ابعاد افزاره های MOSFET، برای کنترل اثرات کanal کوتاه ساختارهای جدیدی پیشنهاد شده است [۳] تا [۸]. در افزاره دوگیتی آلایش کanal را ذاتی در نظر می گیرند [۹] و [۱۰] لیکن در فرایند ساخت

این مقاله در تاریخ ۱۱ دی ماه ۱۳۹۵ دریافت و در تاریخ ۱۶ مرداد ماه ۱۳۹۶ بازنگری شد.

سروناز کلانتری، دانشکده مهندسی برق، دانشگاه آزاد اسلامی، اهله، (email: sarvenaz2015@gmail.com)

مهدی وادیزاده، دانشکده مهندسی برق، دانشگاه آزاد اسلامی، اهله، (email: vadizadeh@gmail.com)

1. Double Gate Junctionless Field Effect Transistor
2. Metal Oxide Semiconductor Field Effect Transistor

3. Double Gate-MOSFET


4. Junctionless-FET

5. Junctionless Nanowire FET

6. Molecular Monolayer Doping

7. Microwave Annealing

8. MWA (Metal Wire Annealing)



شکل ۲: افزاره Regular DGJL-FET نشان داده شده در شکل ۱-الف با طول کاتال ۳۰ nm (شرایط بایاس $V_{DS} = 0.4$ V است).


از مدل انتقال هیدرودینامیک استفاده شده است. در مدل هیدرودینامیک^۱ علاوه بر مؤلفه‌های جریان رانشی و نفوذی^۲، مؤلفه جریان اضافی به دلیل گرادیان انرژی حامل در نظر گرفته می‌شود. اثر جنس کوانتموی با مدل پتانسیل کوانتموی بوهم^۳ (BQP) در نظر گرفته شده است [۲۱]. برای در نظر گرفتن وابستگی قابلیت حرکت به میدان عمودی، چگالی ناچالصی و دما از مدل لامبارد^۴ (CVT) استفاده شده است [۲۱]. مدل بازترکیب شاکلی-رید-هال^۵ (SRH) برای تعیین دقیق میزان جریان نشتی در نظر گرفته شده است. با توجه به چگالی بالای آلایش در سرتاسر افزاره از مدل نازک‌شدگی شکاف باند (BGN)^۶ استفاده شده است.

۲-۲ روش ساخت افزاره پیشنهادشده

چالش اصلی در فرایند ساخت افزاره Modified DGJL-FET کنترل دقیق آلایش سطحی لایه با ضخامت D است. برای ساخت پیشنهاد می‌شود ویفر سیلیکون اولیه با ناچالصی دهنده از مرتبه 10^{17} cm^{-3} انتخاب شود. سپس نواحی سورس و درین با ناچالصی دهنده از مرتبه 10^{20} cm^{-3} آلاییده شود. برای آلایش نواحی سطحی کاتال از مرتبه 10^{20} cm^{-3} با ضخامت D ترکیب تکنیک MLD و MWA پیشنهاد شده است. در این روش ابتدا یک لایه مولکولی ناچالصی دهنده روی سطح کاتال لایه نشانی شده و سپس با یک لایه اکسید پوشانده می‌شود. باز پخت حرارتی مایکروویو برای فعال‌سازی ناچالصی و نفوذ سطحی آن پیشنهاد شده است. در ادامه لایه اکسید پوشش دهنده برداشته شده و لایه آلاییده با ضخامت D شکل می‌گیرد. در نتیجه آلایش سطح کاتال از میانه آن بیشتر شده است. جزئیات روش MLD و MWA در [۱۹] و [۲۰] آمده و سایر مراحل ساخت با فناوری CMOS مطابقت دارد. نتایج شبیه‌سازی‌ها نشان می‌دهد افزاره Modified DGJL-FET مانند ترانزیستورهای بدون پیوند در مد تخلیه‌ای عمل می‌کند. بنابراین همچنان می‌توان افزاره پیشنهادشده را در گروه ترانزیستورهای بدون پیوند دسته‌بندی کرد.

۳- نتایج و بحث‌ها

شکل ۲ مشخصه $I_{DS} - V_{GS}$ در افزاره Regular DGJL-FET را برای



شکل ۱: ساختارهای شبیه‌سازی شده در این مقاله، (الف) Regular DGJL-FET و (ب) Modified DGJL-FET

چالش اصلی در ساختار پیشنهاد شده است. ضخامت لایه با آلایش بیشتر و چگالی آلایش میانه کاتال به عنوان پارامترهای اضافی برای بهبود عملکرد ساختار پیشنهادشده در رژیم نانومتر در نظر گرفته شده است. عملکرد افزاره بر اساس پارامترهای نسبت I_{ON}/I_{OFF} ، شبیز زیر آستانه و تأخیر ذاتی گیت برای طول کاتال‌های مختلف بررسی شده است.

در ادامه در بخش دوم ساختار پیشنهادی معرفی و روش شبیه‌سازی به اختصار توضیح داده می‌شود. در بخش سوم، نتایج شبیه‌سازی ارائه و بحث خواهد شد و در انتهای، مقاله با نتیجه‌گیری به پایان می‌رسد.


۲- ساختار پیشنهادی

شکل ۱-الف، افزاره Regular DGJL-FET و شکل ۱-ب، افزاره Modified DGJL-FET پیشنهادی را نمایش می‌دهد. در افزاره Regular DGJL-FET آلایش سورس، کاتال و درین یکسان، 10^{20} cm^{-3} است. طول سورس و درین، ضخامت کاتال و ضخامت اکسید به ترتیب 5 nm و 5 nm است. تابع کار گیت $5/1 \text{ ev}$ است و می‌تواند به راحتی از جنس پلی‌سیلیکون نوع P انتخاب شود. اکسید گیت از نوع high-k با گذردهی ۲۹ است. برای افزاره Modified DGJL-FET، آلایش زیر گیت با ضخامت D با آلایش سورس و درین یکسان، 10^{17} cm^{-3} است. آلایش میانه کاتال در Modified DGJL-FET، ضخامت کاتال و درین یکسان، 10^{20} cm^{-3} است. پارامترهای افزاره Modified DGJL-FET، شبیه‌سازی افزاره Regular DGJL-FET است.

۱- روش شبیه‌سازی

به منظور مطالعه اثرات ناشی از تغییر آلایش ناحیه کاتال افزاره SILVACO، شبیه‌سازی توسط شبیه‌ساز ATLAS انجام شده است [۲۱]. برای تعیین مشخصات الکتریکی افزاره

1. Hydrodynamic
2. Drift-Diffusion
3. Bohm Quantum Potential
4. Lombard Model
5. Shockley-Read-Hall
6. Band Gap Narrowing



شکل ۵: (الف) نوار هدایت و (ب) چگالی الکترون‌ها در امتداد افزاره Modified DGJL-FET، به ازای D های مختلف با طول کanal 30 nm و آلایش میانه کanal 10^{17} cm^{-3} در حالت خاموش، $V_{DS} = 0.4 \text{ V}$ و $V_{GS} = 0 \text{ V}$.

افزاره Regular DGJL-FET است. بنابراین تخلیه کامل کanal از الکترون در افزاره Modified DGJL-FET سبب کاهش جریان حالت خاموش این افزاره در مقایسه با افزاره Regular DGJL-FET شده است.


برای درک بهتر ساختار پیشنهادی، شکل‌های ۵-الف و ۵-ب به ترتیب، نوار هدایت و چگالی الکترون‌ها را در امتداد افزاره Modified DGJL-FET برای مقادیر مختلف D در حالت خاموش برای طول کanal 30 nm با آلایش میانه کanal 10^{17} cm^{-3} نشان می‌دهد. چنانچه در شکل ۵-الف مشاهده می‌شود، نوار هدایت برای $D = 0.5 \text{ nm}$ در انرژی‌های بالاتری توزیع شده است. در نتیجه چگالی الکترون‌های میانه کanal برای $D = 0.5 \text{ nm}$ کمتر از چگالی الکترون‌های میانه کanal برای مقادیر مختلف D است (شکل ۵-ب). نتایج شکل ۵، نتایج حاصل شده در شکل ۴ را تأیید می‌کند. در حقیقت کاهش D در افزاره Modified DGJL-FET سبب می‌شود:

(۱) کنترل گیت بر کanal افزایش یابد. در نتیجه در حالت خاموش میانه کanal به خوبی از الکترون تخلیه شده و جریان حالت خاموش به طور قابل ملاحظه‌ای کاهش یافته است.


(۲) افزایش مقاومت سری با کاهش D سبب شیفت ولتاژ آستانه و توزیع جریان حالت روشن در ولتاژ‌های گیت بزرگ‌تر شده است (شکل ۳). جریان حالت روشن مقدار I_D در $V_{GS} = 1 \text{ V}$ و $V_{DS} = 0.4 \text{ V}$ در نمودار شکل ۳ در نظر گرفته شده است.

۱-۳ انتخاب بهینه برای آلایش میانه کanal و ضخامت لایه آلاییده زیر گیت

مقدار بهینه آلایش میانه کanal به گونه‌ای انتخاب شده که کاهش چشمگیر جریان حالت خاموش حاصل شده و جریان روشنایی تقریباً دست‌نخورده باقی بماند.



شکل ۶: نشان داده شده در شکل ۱-ب برای D های مختلف با طول کanal 30 nm (شرطی بایاس 4 V است).



شکل ۷: نوار هدایت و تراز فرمی در راستای ضخامت کanal (برش AA' شکل ۱) برای افزاره Regular DGJL-FET و افزاره Modified DGJL-FET در حالت خاموش، طول کanal برای هر دو افزاره 30 nm است. در افزاره Modified DGJL-FET $D = 0.5 \text{ nm}$ و آلایش میانه کanal 10^{17} cm^{-3} است (شرطی بایاس 0.4 V و $V_{DS} = 0 \text{ V}$ است).


طول کanal 30 nm نشان می‌دهد. جریان خاموشی مقدار I_D در $V_{GS} = 0 \text{ V}$ در نمودار شکل ۲ در نظر گرفته شده است. چنانچه دیده می‌شود بر اساس پیش‌بینی‌های انجام شده توسط ITRS^۱ جریان خاموشی قابل ملاحظه است. نتایج شبیه‌سازی نشان می‌دهد در افزاره Regular DGJL-FET در حالت خاموش کanal به صورت کامل از الکترون تخلیه نشده و در نتیجه جریان خاموشی افزایش یافته است.

شکل ۳ مشخصه $I_{DS} - V_{GS}$ افزاره Modified DGJL-FET برای D های مختلف برای طول کanal 30 nm نشان می‌دهد. با مقایسه شکل ۲ و ۳ مشاهده می‌شود که:

(۱) افزاره Modified DGJL-FET جریان حالت خاموش کمتری نسبت به افزاره Regular DGJL-FET دارد.

(۲) با کاهش D از 2 nm به 0.5 nm جریان حالت خاموش به طور قابل ملاحظه‌ای کاهش یافته است.

در شکل ۴ نوار هدایت (E_C) و تراز فرمی (E_F) در افزاره‌های $D = 0.5 \text{ nm}$ برای Modified DGJL-FET و Regular DGJL-FET در امتداد ضخامت کanal (برش AA' در با آلایش میانه کanal 10^{17} cm^{-3} در امتداد ضخامت کanal) شکل ۱) رسم شده است. چنانچه مشاهده می‌شود، فاصله بین E_C و E_F برای افزاره Regular DGJL-FET به مرتب کمتر از این فاصله در افزاره Modified DGJL-FET است. در نتیجه توزیع چگالی الکترون در حالت خاموش در کanal برای افزاره Modified DGJL-FET کمتر از



شکل ۷: جریان حالت خاموش بر حسب طول کanal برای افزارهای Modified DGJL-FET و FET. در افزارهای Modified DGJL-FET آلیش میانه کanal میانه کanal و D به ترتیب عبارتند از 10^{17} cm^{-3} و 0.5 nm (شرایط بایاس $V_{DS} = +4 \text{ V}$ و $V_{GS} = +V$ است).

جدول ۱: متغیرهای افزارهای Modified DGJL-FET با $D = 0.5 \text{ nm}$ و طول کanal 30 nm بر حسب آلیش میانه کanal.


Doping Concentration (/cm ³)	I_{OFF} (A/μm)	I_{ON} (A/μm)	I_{ON}/I_{OFF} Ratio
1×10^{13}	24.2×10^{-16}	81.8×10^{-4}	93.3×10^{13}
1×10^{14}	25.2×10^{-16}	99.8×10^{-4}	99.3×10^{13}
1×10^{15}	20.2×10^{-16}	17.9×10^{-4}	16.4×10^{13}
1×10^{16}	16.2×10^{-16}	24.9×10^{-4}	28.4×10^{13}
1×10^{17}	2.01×10^{-16}	28.9×10^{-4}	62.4×10^{13}
1×10^{18}	5.81×10^{-16}	67.8×10^{-4}	49.5×10^{13}
1×10^{19}	5.01×10^{-16}	14.7×10^{-4}	76.4×10^{13}
1×10^{20}	99.7×10^{-16}	8.6×10^{-4}	58.8×10^{11}
1×10^{21}	32.1×10^{-6}	2.71×10^{-3}	62.9×10^{-2}

شکل ۶- ب شبیب زیر آستانه را نسبت به تغییرات آلیش ناحیه میانه کanal در افزارهای Modified DGJL-FET نشان می‌دهد. چنانچه دیده می‌شود شبیب زیر آستانه افزارهای Modified DGJL-FET در آلیش میانه کanal 30 nm با $D = 0.5 \text{ nm}$ و 10^{17} cm^{-3} با 62 mV/dec به $D = 0.5 \text{ nm}$ و 10^{17} cm^{-3} با 76 mV/dec می‌باشد. با این حال، شبیب زیر آستانه برای افزارهای Regular DGJL-FET برابر با $1.32 \times 10^{-6} \text{ A}/\mu\text{m}$ است. بهبود شبیب زیر آستانه را می‌توان به افزایش کنترل Regular DGJL-FET نسبت به افزارهای Modified DGJL-FET میانه کanal 30 nm با $D = 0.5 \text{ nm}$ در آلیش 10^{17} cm^{-3} ایجاد کرد. نسبت I_{ON}/I_{OFF} در آلیش Regular DGJL-FET میانه کanal 30 nm با $D = 0.5 \text{ nm}$ از مرتبه 10^2 است در حالی که این نسبت در افزارهای Regular DGJL-FET از مرتبه 10^3 است (داخل شکل ۶- ب را ببینید).


۲-۳ اثر مقیاس‌بندی

برای طول کanal 30 nm با آلیش میانه کanal سورس، کanal و درین، 10^{17} cm^{-3} در افزارهای Regular DG-JLFET جریان خاموشی قابل ملاحظه است زیرا الکترون‌های کanal در حالت خاموش به خوبی تخلیه نمی‌شوند. برای رفع این مشکل، افزارهای Modified DGJL-FET با $D = 0.5 \text{ nm}$ و آلیش میانه کanal 10^{17} cm^{-3} پیشنهاد شده است.

نتایج شبیه‌سازی‌های انجام‌شده این مقاله نشان می‌دهد $D = 0.5 \text{ nm}$ و آلیش میانه کanal 10^{17} cm^{-3} جریان حالت خاموش افزارهای Modified DGJL-FET را برای طول کanal‌های مختلف کمینه می‌کند. شکل ۷ جریان خاموشی را برای طول کanal‌های مختلف در افزارهای Regular



(الف)



(ب)

شکل ۶ (الف) جریان حالت خاموش بر حسب آلیش میانه کanal برای افزارهای Modified DGJL-FET با طول کanal 30 nm و ضخامت‌های مختلف D و (ب) SS و I_{ON}/I_{OFF} بر حسب آلیش میانه کanal برای افزارهای Modified DGJL-FET با طول کanal 30 nm و $D = 0.5 \text{ nm}$.

شکل ۶- الف جریان خاموشی با مقادیر مختلف D را به ازای آلیش‌های مختلف میانه کanal در افزاره Regular DGJL-FET برای طول کanal 30 nm نشان می‌دهد. چنانچه آلیش میانه کanal 30 nm با ازای مقادیر مختلف D سبب کاهش جریان خاموشی شده است.

برای افزارهای Modified DGJL-FET با $D = 0.5 \text{ nm}$ و آلیش میانه کanal کوچک‌تر از 10^{18} cm^{-3} ، جریان خاموشی $10^{10} \text{ A}/\mu\text{m}$ برابر نسبت به Regular DGJL-FET کاهش یافته است. جریان خاموشی در افزارهای Modified DGJL-FET برای $D = 0.5 \text{ nm}$ در حدود 10^{12} cm^{-3} تا 10^{19} cm^{-3} میانه کanal از $10^{16} \text{ A}/\mu\text{m}$ می‌باشد. مقدار بهینه برای آلیش میانه کanal به گونه‌ای انتخاب شده که علاوه بر کاهش قابل ملاحظه جریان خاموشی، تغییرات جریان روشی انک باشد (جدول ۱).

با کاهش آلیش میانه کanal فاکتورهای مثبت و منفی در تعیین جریان حالت روشن (I_{ON}) در رقابتند. حرکت الکترون‌ها از میانه کanal با آلیش کمتر سبب کاهش اثرات پراکنده‌گی ناخالصی شده و به عنوان فاکتور مثبت در بهبود I_{ON} نقش مهمی دارد. ناحیه با آلیش پایین سبب افزایش مقاومت سری شده و به عنوان فاکتور منفی، I_{ON} را کاهش می‌دهد. برای افزارهای Modified DGJL-FET با آلیش میانه کanal 10^{17} cm^{-3} ، کاهش I_{ON} نسبت به افزاره Regular DGJL-FET ناچیز است زیرا کاهش پراکنده‌گی ناخالصی، افزایش مقاومت سری را جبران کرده است. همچینین با توجه به نتایج جدول ۱ دیده می‌شود برای آلیش میانه کanal 10^{17} cm^{-3} نسبت I_{ON}/I_{OFF} بیشینه است.

زیر آستانه را نشان می‌دهد. در شکل ۸-الف نسبت I_{ON}/I_{OFF} در افزاره Modified DG-JLFET با طول کanal ۱۵ nm برابر $1,75 \times 10^8$ است در حالی که برای افزاره Regular DGJL-FET همان نسبت برابر $1,97 \times 10^7$ است.

شیب زیر آستانه در افزاره Modified DG-JLFET برای طول کanal ۱۵ nm، 68 mV/dec است در حالی که در افزاره Regular DGJL-FET شیب زیر آستانه 82 mV/dec است. این به دلیل افزایش کنترل Regular در افزاره Modified DGJL-FET نسبت به افزاره DGJL-FET است. شکل ۸-ج تأخیر ذاتی گیت (τ) را بر حسب طول کanal نشان می‌دهد. تأخیر ذاتی گیت ($\tau = C_g V_{DD} / I_{ON}$) است [۲۲] و [۲۳] که در آن $V_{DD} = 1\text{V}$ ، I_{ON} و C_g به ترتیب ولتاژ بیاسی، جریان روشی و خازن گیت است که می‌توان مقادیر آنها را از شبیه‌سازی عددی استخراج نمود. مشاهده می‌شود که با افزایش طول کanal تأخیر گیت در افزاره Modified DGJL-FET به ازای $D = 0,5 \text{ nm}$ میانه کanal 10^{-17} cm^{-3} در مقایسه با افزاره Regular DGJL-FET کمتر است.


۴- نتیجه‌گیری

یکی از موانع اصلی مقیاس‌بندی در افزاره DGJL-FET افزایش جریان خاموشی در رژیم نانومتر است. در این مقاله برای کاهش جریان خاموشی و بهبود عملکرد افزاره DGJL-FET ساختار جدیدی پیشنهاد شده که Modified DGJL-FET نامیده می‌شود. در ساختار پیشنهادشده آلایش زیر گیت با آلایش سورس و درین یکسان است اما از آلایش میانه کanal بیشتر است. بررسی‌های انجام‌شده در این مقاله نشان می‌دهد جریان خاموشی در افزاره Modified DGJL-FET تابعی از ضخامت ناحیه آلاییده زیر گیت، D و مقدار آلایش میانه کanal است. با کاهش کنترل گیت بر میانه کanal افزایش یافته و جریان حالت خاموش افزاره پیشنهادشده کاهش می‌یابد اما کاهش D سبب افزایش مقاومت سری میانه کanal می‌شود و جریان حالت روشن کاهش می‌یابد. انتخاب آلایش میانه کanal 10^{-17} cm^{-3} برای میانه کanal سبب می‌شود جریان روشنایی نسبت به افزاره Regular DGJL-FET تقریباً دست‌نخورده باقی بماند. عملکرد افزاره‌های Modified DGJL-FET و Regular DGJL-FET در رژیم نانومتر بر حسب پارامترهای شایستگی I_{ON}/I_{OFF} ، شیب زیر آستانه (SS) و تأخیر گیت مقایسه شده‌اند. در ساختار پیشنهادشده افزاره Regular DGJL-FET پارامترهای شایستگی I_{ON}/I_{OFF} نسبت به ساختار میانه کanal ۱۵ nm کمتر است. در این مقاله برای افزایش مقاومت سری میانه کanal می‌شود اما از آلایش میانه کanal بزرگی، 10^{-17} cm^{-3} بهبود یافته‌اند.


در فرایند ساخت افزاره پیشنهادشده، کنترل آلایش زیر گیت با کاهش D پیچیده است. در این مقاله ترکیب روش‌های MLD و MWA برای کنترل آلایش سطحی در افزاره‌های JL-FET پیشنهاد شده است.

مراجع


- [1] K. Natori, "Ballistic metal-oxide-semiconductor field effect transistors," *J. Appl. Phys.*, vol. 76, no. 8, pp. 4879-4890, Nov. 1994.
- [2] T. Ghani, K. Mistry, P. Packan, S. Thompson, M. Stettler, S. Tyagi, and M. Bohr, "Scaling challenges and device design requirements for high performance sub-50 nm gate length planar CMOS transistor," in *Proc. of Symp. VLSI Technology, Digest of Technical*, pp. 174-175, 13-15 Jun. 2000.
- [3] A. Wagadre and S. Mane, "Design & performance analysis of DG-MOSFET for reduction of short channel effect over bulk MOSFET at 20 nm," *International Journal of Engineering Research and Applications*, vol. 4, pp. 30-34, Jul. 2014.



(الف)



(ب)



(ج)

شکل ۸: پارامترهای شایستگی، (الف) I_{ON}/I_{OFF} ، (ب) SS و (ج) تأخیر گیت برای طول کanal‌های مختلف در افزاره‌های Regular DGJL-FET و Modified DGJL-FET. در افزاره Modified DGJL-FET آلایش میانه کanal و D به ترتیب عبارتند از 10^{-17} cm^{-3} و $0,5 \text{ nm}$.

و افزاره DGJL-FET با $D = 0,5 \text{ nm}$ و آلایش میانه کanal 10^{-17} cm^{-3} مقایسه می‌کند. چنانچه دیده می‌شود با کاهش طول کanal جریان خاموشی افزایش یافته است و این به دلیل افزایش آثار کanal کوتاه با کاهش طول کanal میانه است. برای طول کanal‌های مختلف جریان خاموشی افزاره Modified DGJL-FET به طور قابل ملاحظه‌ای کمتر از افزاره Regular DGJL-FET است.

۳-۳ پارامترهای شایستگی

عملکرد افزاره Modified DGJL-FET با $D = 0,5 \text{ nm}$ و آلایش میانه کanal 10^{-17} cm^{-3} با افزاره Regular DGJL-FET برای طول کanal‌های مختلف بر حسب پارامترهای I_{ON}/I_{OFF} ، شیب زیر آستانه و تأخیر ذاتی در این بخش مقایسه شده است.

شکل ۸-الف و شکل ۸-ب به ترتیب نسبت I_{ON}/I_{OFF} و شیب

- [16] R. Hosseini, "Analysis and simulation of a junction less double gate MOSFET for high-speed applications," *IEEE Trans. on Electron Device*, vol. 67, no. 9, pp. 1615-1618, Nov. 2015.
- [17] P. Bal, B. Ghosh, P. Mondal, and M. W. Akram, "A laterally graded junctionless transistor," *Journal of Semiconductors*, vol. 35, no. 3, pp. 034003-4, Mar. 2014.
- [18] S. K. Sharma, B. Raj, and M. Khosla, "Performance enhancement of junctionless nanowire FET with laterally graded channel doping and high spacers," in *Proc. IEEE 4th Global Conf. on Consumer Electronics, GCCE'15*, pp. 556-559, Osaka, Japan, 27-30 Oct. 2015.
- [19] J. C. Ho, *et al.*, "Controlled nanoscale doping of semiconductors via molecular monolayers," *Nature Mater.*, vol. 7, pp. 62-67, Jan. 2008.
- [20] Y. J. Lee, *et al.*, "Low-temperature microwave annealing processes for future IC fabrication-a review," *IEEE Trans. on Electron Devices*, vol. 61, no. 3, pp. 651-665, Mar. 2014.
- [21] Silvaco Int. *ATLAS User's Manual*. Device Simulation Software, Silvaco International, Santa Clara, CA, 2015.
- [22] M. Vadizadeh, M. Fathipour, and G. Dervish, "Silicon on raised insulator field effect diode (sori-fed) for alleviating scaling problem in fed," *International J. of Modern Physics B*, vol. 28, no. 5, pp. 1450038-1450053, Feb. 2014.
- [23] M. Vadizadeh, "Improving gate delay and I_{ON}/I_{OFF} hetrostructure field effect diode (H-FED) by using heavy doped layers in the channel," *Applied Physics*, vol. 122, no. 4, pp. 460-469, Apr. 2016.
- مهدی وادیزاده تحصیلات خود را در مقاطع کارشناسی، کارشناسی ارشد و دکتری کامپیوتر به ترتیب در سال های ۱۳۸۴ و ۱۳۸۸ و ۱۳۹۳ در دانشگاه آزاد اسلامی به پایان رسانده است. ایشان به عنوان محقق آزمایشگاه شبیه‌سازی افزاره دانشکده برق و کامپیوتر دانشگاه تهران از سال ۱۳۸۵ تا کنون مشغول به فعالیت بوده است. دکتر وادیزاده از سال ۱۳۸۸ در دانشکده فنی دانشگاه آزاد اسلامی - واحد ابهر مشغول به فعالیت گردید و اینک نیز با عنوان استادیار عضو هیأت علمی گروه برق این دانشکده می‌باشد. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: ادوات نیمه‌هادی، طراحی و مدل سازی ترانزیستورهای نانو مقیاس توان پایین و سرعت بالا، شبیه‌سازی سلول‌های خورشیدی و طراحی مدارات مجتمع آنالوگ/افرکانتس بالا.**
- سرونواز کلانتری** تحصیلات خود را در مقاطع کارشناسی و کارشناسی ارشد به ترتیب در سال های ۱۳۹۱ و ۱۳۹۵ در دانشگاه آزاد اسلامی واحد ابهر به پایان رسانده است.
- [4] D. Sapna and B. Mehandia, "Study of electrical characteristics of SOI MOSFET using silvaco tcad simulator," *Technology and Sciences*, vol. 1, no. 1, pp. 15-18, Jul. 2012.
- [5] M. M. Khatamia, M. Shalchiana, and M. Kolahdouz, "Reducing parasitic capacitance of strained Si nano p-MOSFET by control of virtual substrate doping," in *Proc. 5th Int. Congress on Nanoscience & Nanotechnology, ICCN'14*, pp. 247-250, Aug. 2014.
- [6] M. Rahman, P. Narayanan, and C. A. Moritz, *Metal-Gated Junctionless Nanowire Transistors*. arXiv preprint arXiv:1404.0296, Apr. 2014.
- [7] W. Maly, *et al.*, "Twin Gate, Vertical Slit FET (VeSFET) for highly periodic layout and 3D integration," in *Proc. of 18th Int. Conf. on Mixed Design of Integrated Circuits and Systems, MIXDES'11*, pp. 145-150, Gliwice, Poland, 16-18 Jun. 2011.
- [8] M. Veshala, R. Jatooth, and K. R. Reddy, "Reduction of short-channel effects in FinFET," *International Journal of Engineering and Innovative Technology, IJEIT'13*, vol. 2, pp. 118-124, Mar. 2013.
- [9] S. Zhu, *et al.*, "N-type Schottky barrier source/drain MOSFET using ytterbium silicide," *IEEE Electron Devices Lett.*, vol. 25, no. 8, pp. 565-567, Aug. 2004.
- [10] A. Dutta, K. Koley, S. K. Saha, and C. K. Sarkar, "Effect of source/drain lateral straggle on distortion and intrinsic performance of asymmetric underlap DG-MOSFET," *IEEE Journal of the Electron Devices Society*, vol. 2, no. 6, pp. 135-144, Nov. 2014.
- [11] C. W. Lee, *et al.*, "Junctionless multi-gate field-effect transistor," *Appl. Phys. Lett., Appl. Phys. Lett.*, vol. 94, no. 5, pp. 053511-1-053511-2, Feb. 2009.
- [12] A. Kranti, *et al.*, "Junctionless nanowire transistor (JNT): properties and design guidelines," in *Proc. of the European Solid-State Device Research Conf., ESSDERC'10*, pp. 357-360, Sevilla, Spain, 14-16 Sept. 2010.
- [13] C. W. Lee, I. Ferain, A. Afzalian, R. Yan, N. D. Akhavan, P. Razavi, *et al.*, "Performance estimation of junctionless multigate transistors," *Solid State Electron.*, vol. 54, no. 2, pp. 97-103, Feb. 2010.
- [14] S. Gundapaneni, S. Ganguly, and A. Kottanthar-ayil, "Bulk planar junctionless transistor (BPJL-T): an attractive device alternative for scaling," *IEEE Electron Device Lett.*, vol. 32, no. 3, pp. 261-263, Mar. 2011.
- [15] C. W. Lee, *et al.*, "Reduced electric field in junctionless transistors," *Appl. Phys. Lett.*, vol. 96, no. 7, pp. 073510, Feb. 2010.