

ترانزیستور MESFET کربید سیلیسیم با گیت تورفته در سمت سورس و درین و لایه مدفون N در کanal

سید محمد رضوی و سید حمید ظهیری

هدایت دمایی بالا است. مهم‌ترین عیب کربید سیلیسیم در کاربردهای فرکانس بالا، پایین‌بودن موبلیتی الکترون‌ها در این ماده و در حدود $300\text{--}500 \text{ cm}^3/\text{V.s}$ در چگالی ناخالصی $5 \times 10^{17} \text{ cm}^{-3}$ است [۱]. این عیب باعث کاهش هدایت انتقالی این ترانزیستورها نسبت به ترانزیستورهای MESFET گالیم آرسنایدی می‌گردد [۲] تا [۸]. در این مقاله به منظور بهبود اثر کanal کوتاه، جریان درین اشباع، هدایت انتقالی و ولتاژ شکست، یک ساختار جدید از ترانزیستور MESFET با گیت تورفته در دو سمت سورس و درین و یک لایه مدفون نوع N در کف کanal معرفی شود. در این ساختار، هدف اصلی مقاله، مقایسه ساختار (SDS-DRG) با گیت تورفته در دو سمت سورس و درین در ساختار (SS-DRG) می‌باشد. گیت تورفته در دو سمت سورس و درین در ساختار SDS-DRG باعث کاهش ضخامت کanal در زیر گیت و در نتیجه کاهش اثر کanal کوتاه و جریان درین در این ساختار نسبت به SDS-DRG و DS-DRG می‌گردد. بنابراین یک لایه مدفون نوع N در کف کanal جهت بهبود جریان درین، اضافه می‌شود. البته قابل توجه است که گیت تورفته در سمت درین در ساختار پیشنهادی باعث کاهش ماکسیمم میدان الکتریکی و افزایش ولتاژ شکست در این ساختار نسبت به دو ساختار دیگر می‌گردد. همچنین گیت تورفته در سمت سورس، هدایت انتقالی ساختار جدید را نسبت به ساختارهای دیگر افزایش می‌دهد. بنابراین می‌توان نتیجه گرفت که ساختار پیشنهادی دارای مشخصه‌های الکتریکی بهتری نسبت به SS-DRG و DS-DRG می‌باشد. در نهایت نتایج شبیه‌سازی نشان می‌دهد که ساختار ارائه شده باعث بهبود اثر کanal کوتاه، هدایت انتقالی، ولتاژ شکست و جریان درین می‌شود.

۲- ساختار قطعات

شکل‌های ۱-الف تا ۱-ج به ترتیب نشان‌دهنده ساختارهای ساختار به ترتیب زیر هستند: طول گیت ($L_g = 0.7 \mu\text{m}$ ، فاصله گیت-درین ($L_{gd} = 1 \mu\text{m}$)، فاصله گیت-سورس ($L_{gs} = 0.5 \mu\text{m}$)، ضخامت کanal ($T_c = 0.25 \mu\text{m}$) و چگالی ناخالصی کanal $N_D = 3 \times 10^{17} \text{ cm}^{-3}$. چگالی ناخالصی و ضخامت لایه بافر P به ترتیب $N_A = 1.4 \times 10^{15} \text{ cm}^{-3}$ و $T_p = 0.5 \mu\text{m}$ می‌باشد. لایه بافر P می‌تواند باعث کاهش تزریق الکترون از کanal به سمت زیر لایه و در نتیجه افزایش ولتاژ شکست گردد [۱۰] و بنابراین لایه بافر P می‌تواند باعث بهبود مشخصه‌های الکتریکی در ترانزیستورهای MESFET گردد. در زیر لایه این ترانزیستور از ماده نیمه‌عایق و اندیم استفاده می‌شود. فلز استفاده شده برای گیت، نیکل می‌باشد که دارای تابع کار 5.15 eV است و برای تماس‌های اهمی سورس و درین از آلومینیوم استفاده شده است. مشخصه‌های هر سه ساختار مشابه [۹] جهت مقایسه صحیح، تنظیم می‌گردند.

برای کلیه ساختارها، عمق تورفتگی گیت در کanal در دو سمت سورس

چکیده: در این مقاله، یک ترانزیستور MESFET با گیت تورفته در دو سمت سورس و درین و لایه مدفون نوع N در کanal (SDS-DRG) ارائه می‌گردد. مهم‌ترین پارامترهای الکتریکی ساختار پیشنهادی همچون اثر کanal کوتاه، هدایت انتقالی، جریان درین و ولتاژ شکست شبیه‌سازی شده و با همین مقادیر در ترانزیستورهای MESFET با گیت تورفته در سمت سورس (SS-DRG) و گیت تورفته در سمت درین (DS-DRG) مقایسه می‌شود. نتایج شبیه‌سازی نشان می‌دهد که کاهش ضخامت کanal زیرگیت در ساختار SDS-DRG، باعث بهبود ماکسیمم هدایت انتقالی و کاهش اثر کanal کوتاه در مقایسه با ساختارهای DS-DRG و SS-DRG می‌گردد. کاهش ضخامت کanal زیرگیت در سمت درین در ساختار SDS-DRG، جهت افزایش ولتاژ شکست نسبت به ساختار SS-DRG استفاده می‌شود. همچنین لایه مدفون N با چگالی ناخالصی بالا در SDS-DRG، منجر به افزایش جریان درین اشباع در مقایسه با SS-DRG و DS-DRG می‌شود.

کلیدواژه: MESFET، گیت تورفته، هدایت انتقالی، اثر کanal کوتاه، ولتاژ شکست.

۱- مقدمه

مدارهای مجتمعی که در آنها از ترانزیستورهای MESFET استفاده می‌شود، به شرط این که قابلیت ساخت با استفاده از تکنولوژی CMOS داشته باشند، می‌توانند در کاربردهای فضایی و دانش هوانوردی استفاده شوند [۱]. عدم وجود اکسید گیت در MESFET، باعث ایمن‌بودن این ترانزیستور در مقابل تشعشعات پلاسمای و اثرات حامل گرم می‌شود. علاوه بر این، کanal ترانزیستورهای MOSFET در اثر پدیده لایه معکوس به وجود می‌آید که این امر باعث کاهش موبلیتی حامل‌ها و هدایت انتقالی می‌گردد. کanal ترانزیستورهای MESFET در زیر ناحیه تخلیه و در کف کanal به وجود می‌آید و در نتیجه، موبلیتی حامل‌ها کمتر تحت تأثیر قرار می‌گیرد. این امر، یکی از مزایای MESFET نسبت به MOSFET است و به عبارت دیگر در ترانزیستور MESFET، یک پیوند شاتکی فلز-نیمه‌هادی بین گیت و کanal وجود دارد که باعث روش‌شدن این ترانزیستور در ولتاژهای پایین‌تر شده و در نتیجه، قابل استفاده در کاربردهای با توان ورودی پایین می‌باشد [۲]. ترانزیستورهای MESFET کربید سیلیسیم، کاندیدای بسیار خوبی برای کاربردهای با ولتاژ بالا، توان بالا و دمای بالا می‌باشد زیرا کربید سیلیسیم دارای خصوصیات الکتریکی عالی همچون میدان الکتریکی بحرانی بالا، سرعت اشباع الکترون زیاد و

این مقاله در تاریخ ۱۸ اردیبهشت ماه ۱۳۹۴ دریافت و در تاریخ ۱۰ فروردین ماه ۱۳۹۵ بازنگری شد.
سید محمد رضوی، گروه مهندسی برق، دانشکده مهندسی، دانشگاه نیشابور، نیشابور، (email: razavi@neyshabur.ac.ir)
سید حمید ظهیری، گروه الکترونیک، دانشکده مهندسی برق و کامپیوتر، دانشگاه بیرجند، بیرجند، (email: hzahiri@birjand.ac.ir)

برابر با $L_{DS} = 0.35\mu m$ و $L_{SS} = 0.1\mu m$ است. چگالی ناچالصی، طول و ضخامت لایه مدفون نوع N در ساختار پیشنهادی به ترتیب $T_n = 0.5\mu m$ و $L_n = 0.6\mu m$ ، $N_{nb} = 3.5 \times 10^{17} cm^{-3}$ قابل توجه است که کلیه ساختارها قابلیت ساخته شدن با روش های ارائه شده در [۶]، [۹] و [۱۱] را دارا می باشند. مشخصه های الکتریکی این قطعات با استفاده از نرم افزار شبیه ساز اطلس [۱۲] و پارامترهای الکتریکی SiC [۱۳] تا [۱۵] شبیه سازی می گردد. جهت دست یابی به نتایج واقعی در شبیه سازی، چندین مدل شامل SRH برای بازتر کیب، Commob وابستگی موبیلیتی به چگالی ناچالصی، Fldmob برای وابستگی موبیلیتی به میدان الکتریکی، Fermi Dirac و Selb Impact برای یونیزاسیون ضربه ای فعال می شوند [۱۶].


۳- نتایج شبیه سازی

۱- اثر کanal کوتاه

با کاهش طول گیت در یک ترانزیستور، عملکرد آن با افزایش هدایت انتقالی و کاهش خازن گیت، بهبود می یابد. به عبارت دیگر با پیشرفت تکنولوژی و کاهش طول گیت، اثرات کanal کوتاه به شدت افزایش می یابند. یکی از مهم ترین این اثرات، کاهش سد کanal با افزایش ولتاژ درین (DIBL) می باشد. اثر DIBL یک اثر الکترواستاتیک است که باعث کاهش سد کanal بین سورس و درین در ناحیه زیر آستانه با افزایش ولتاژ درین می گردد. این اثر باعث شیفت ولتاژ آستانه و همچنین در طول گیت های کوچک، باعث کاهش هدایت انتقالی، گین و توان خروجی در ترانزیستورهای FET می گردد [۱۷] و [۱۸].


در شکل ۲-الف جریان درین بر حسب ولتاژ گیت-سورس به ازای $V_{DS} = 10V$ در کلیه ساختارها نشان داده شده است. با توجه به این شکل، ولتاژ آستانه در SDS-DRG، SS-DRG و DS-DRG به ترتیب $-12V$ ، $-8V$ و $-7V$ می باشد. ولتاژ آستانه در SDS-DRG نسبت به دو ساختار قبلی، منفی تر است. این شیفت منفی در ولتاژ آستانه به دلیل وجود لایه مدفون نوع N در ساختار پیشنهادی می باشد. هدف اصلی در شبیه سازی اثر کanal کوتاه، نشان دادن تغییر ولتاژ آستانه به علت کاهش طول کanal است. دو روش برای شبیه سازی اثرات کanal کوتاه در ترانزیستورهای مختلف وجود دارد. در روش اول، شیفت منفی در ولتاژ آستانه با افزایش ولتاژ درین، شبیه سازی می شود که DIBL نامیده می شود اما در روش دوم، کاهش طول گیت باعث شیفت منفی در ولتاژ آستانه می گردد. در این دو روش، کاهش طول گیت یا افزایش ولتاژ درین، منجر به افزایش میدان الکتریکی افقی در کanal و کاهش ولتاژ آستانه می شود. با توجه به نتایج شبیه سازی، ساختار پیشنهادی و جدید SDS-DRG باعث کاهش اثر کanal کوتاه DIBL نسبت به دو ساختار SDS-DRG و DS-DRG می شود. بنابراین می توان نتیجه گرفت که شیفت منفی در ولتاژ آستانه با کاهش طول گیت در ساختار جدید، کمتر از دو ساختار قبلی می باشد. شکل ۲-ب، نشان می دهد که شیفت منفی در ولتاژ آستانه با افزایش ولتاژ درین، در SDS-DRG کمتر از ساختارهای DS-DRG و SS-DRG است. مطابق این شکل با افزایش ولتاژ درین از ۱۰ V به ۳۰ V، شیفت ولتاژ آستانه در SDS-DRG، SS-DRG و DS-DRG ۴/۱ V-۲/۶ V-۴ V-۴ V- خواهد بود.

در تعیین ولتاژ آستانه از روش ارائه شده در [۲] استفاده شده است. در ساختار SDS-DRG، ضخامت کanal زیر گیت کاهش می یابد که منجر به افزایش نسبت طول گیت به پهنای کanal (L_g/a) و در نتیجه کاهش



شکل ۱: برش عرضی ساختارهای (الف) SDS-DRG، (ب) SS-DRG و (ج) DS-DRG

و درین به ترتیب برابر با $T_{DS} = 0.5\mu m$ و $T_{SS} = 0.5\mu m$ می باشد. طول تورفتگی گیت در کanal در ساختارهای DS-DRG و SS-DRG به ترتیب برابر با $L_{DS} = 0.35\mu m$ و $L_{SS} = 0.35\mu m$ می باشد در حالی که طول تورفتگی گیت در سمت سورس و درین به ترتیب



شکل ۲: (الف) جریان درین بر حسب ولتاژ گیت-سورس، (ب) ولتاژ آستانه به عنوان تابعی از ولتاژ درین-سورس برای هر سه ساختار و در ساختار SDS-DRG به ازای مقادیر مختلف، T_n (ج) و L_n (ه)، T_{ds} (د)، L_{ds} (و) و L_n (ج).

درین ثابت می‌گردد.


۲-۳ ولتاژ شکست

در شکل ۳-الف مشخصه خروجی هر سه ساختار SDS-DRG و DS-DRG و SS-DRG به این شکل، ولتاژ شکست ساختار SDS-DRG بزرگ‌تر از SS-DRG است زیرا ساختار پیشنهادی دارای کanal نازک‌تری در سمت درین می‌باشد [۱۹] و [۲۰].

ولتاژ شکست SDS-DRG برابر با $V_{GS} = 120$ V و $V_{DS} = 120$ V می‌باشد. بررسی‌های بیشتر نشان می‌دهند که پدیده شکست در گوشه گیت و نزدیک درین به علت ازدحام میدان الکتریکی اتفاق می‌افتد [۱۹]. میدان الکتریکی افقی در کanal هر سه ساختار به ازای

اثر DIBL خواهد شد. این موضوع بیانگر اهمیت پهنانی کanal زیر گیت در کاهش اثرات کanal کوتاه می‌باشد.

در شکل‌های ۲-ج و ۲-د تغییرات ولتاژ آستانه بر حسب ولتاژ درین به ازای طول گیت تورفتہ (L_{DS}) و ضخامت گیت تورفتہ (T_{DS}) در سمت درین در ساختار پیشنهادی SDS-DRG نشان داده شده است. با افزایش L_{DS} و T_{DS} در این دو شکل، از پهنانی کanal در زیر گیت کاسته شده و در نتیجه با افزایش ولتاژ درین، شیفت منفی در ولتاژ آستانه کاهش می‌یابد. بنابراین افزایش L_{DS} و T_{DS} می‌تواند جهت کاهش اثر کanal کوتاه DIBL مورد استفاده قرار گیرد. همان طور که از شکل‌های ۲-ه و ۲-و پیداست، افزایش طول لایه مدفون N (L_n) و ضخامت آن (T_n)، باعث کم شدن شیفت منفی در ولتاژ آستانه می‌گردد. بنابراین L_n و T_n باعث کاهش اثر DIBL را کاهش دهد. همچنین با توجه به این دو شکل، کاهش L_n و T_n باعث شیفت مثبت ولتاژ آستانه در یک ولتاژ



شکل ۳: جریان درین به عنوان تابعی از ولتاژ درین-سورس برای (الف) هر سه ساختار و در ساختار SDS-DRG برای مقادیر مختلف (ج) T_{DS} ، (د) L_{DS} و ماکسیمم میدان الکتریکی افقی بر حسب طول کانال برای (ب) هر سه ساختار در $V_{GS} = -1V$.

۴-۳ هدایت انتقالی

هدایت انتقالی (g_m) ترانزیستورها را می‌توان از مشتق‌گیری جریان درین نسبت به ولتاژ گیت-سورس در یک ولتاژ درین-سورس ثابت مطابق (۱) به دست آورد [۲۱]

$$g_m = \left. \frac{\partial I_D}{\partial V_{GS}} \right|_{V_{DS}=const} \quad (1)$$

ماکسیمم هدایت انتقالی کلیه ساختارها به ازای مقادیر مختلف ولتاژ درین-سورس در $V_{GS} = +V$ در شکل ۵ نشان داده شده است. با توجه به نتایج شبیه‌سازی در این شکل، ماکسیمم هدایت انتقالی در SDS-DRG بزرگ‌تر از SS-DRG و DS-DRG می‌باشد. افزایش هدایت انتقالی در ترانزیستور پیشنهادی به علت کاهش پهنه‌ای کانال در زیر گیت است که باعث واستگی بیشتر جریان درین به ولتاژ گیت-سورس و در نتیجه، افزایش g_m می‌گردد. البته ماکسیمم هدایت انتقالی در SS-DRG بزرگ‌تر از DS-DRG می‌باشد و همچنین با افزایش ولتاژ درین-سورس، ماکسیمم هدایت انتقالی نیز افزایش می‌یابد.


۴- خلاصه و نتیجه‌گیری

در این تحقیق، یک ترانزیستور MESFET با گیت تورفته در هر دو سمت سورس و درین به همراه یک لایه مدفون N در کف کانال (SDS-DRG) گراش شده است. هدایت انتقالی، اثر کانال کوتاه، ولتاژ شکست و جریان درین در هر سه ساختار SDS-DRG، SDS-DRG و SS-DRG مورد مقایسه و بررسی قرار گرفته است. نتایج شبیه‌سازی نشان می‌دهد که کاهش پهنه‌ای کانال زیر گیت در ساختار SDS-DRG باعث بهبود هدایت انتقالی و کاهش اثر کانال کوتاه نسبت به SS-DRG

مقایسه دو شکل ۳-الف و ۳-ب نشان می‌دهد که ساختارهای SDS-DRG و DS-DRG دارای ماکسیمم میدان الکتریکی کوچک‌تری در گوش گیت سمت درین نسبت به ساختار SS-DRG می‌باشند. بنابراین ولتاژ شکست با کاهش ماکسیمم میدان الکتریکی در کانال بهبود پیدا می‌کند. منحنی جریان درین بر حسب ولتاژ درین-سورس در مقادیر مختلف T_{DS} و L_{DS} به ترتیب در شکل‌های ۳-ج و ۳-د نشان داده شده است. با توجه به این دو شکل، افزایش T_{DS} و L_{DS} باعث کاهش پهنه‌ای کانال در زیر گیت در سمت درین و در نتیجه افزایش ولتاژ شکست می‌گردد.

۳- جریان درین

در شکل ۴-الف، جریان درین به عنوان تابعی از ولتاژ درین-سورس در هر سه ساختار SDS-DRG، SS-DRG و DS-DRG در $V_{GS} = +V$ نشان داده شده است. همان طور که در این شکل می‌بینیم، جریان درین اشباع SDS-DRG بزرگ‌تر از دو ساختار دیگر می‌باشد زیرا در ساختار پیشنهادی، وجود لایه مدفون نوع N با چگالی ناخالصی بالا در کف کانال باعث افزایش حاصل ضرب چگالی ناخالصی در پهنه‌ای کانال ($N \times a$) شده و جریان درین را افزایش می‌دهد [۱۹]. با مشاهده شکل‌های ۴-ب و ۴-ج می‌توان نتیجه گرفت که افزایش L_{DS} در T_{DS} در SDS-DRG باعث افزایش ناحیه با چگالی ناخالصی بالا در کف کانال و در نتیجه بزرگ‌تر شدن جریان درین می‌گردد. واستگی جریان درین به چگالی ناخالصی لایه مدفون N در شکل ۴-د نشان داده شده است. با توجه به این شکل می‌توان دریافت که افزایش چگالی ناخالصی لایه مدفون N می‌تواند جهت بهبود جریان درین استفاده شود. با توجه به شکل‌های ۴-ه و ۴-و، کاهش L_{DS} و T_{DS} منجر به خیلی‌تر شدن پهنه‌ای کانال در زیر گیت و در نتیجه افزایش جریان درین می‌شود.




شکل ۴: مکسیمم جریان درین بر حسب ولتاژ درین - سورس در (الف) هر سه ساختار و در SDS-DRG در مقادیر مختلف، (ب) ، (ج) ، (د) ، (ه) و (و) T_{DS} در L_{DS} (ه) ، N_{nb} (ا) ، T_n (ج) ، L_n (د) ، T_{ds} (د) و L_{ds} (ه) در $V_{GS} = +V$

می‌شود. همچنین لایه مدفون نوع N با چگالی ناخالصی بالا منجر به افزایش جریان درین در SDS-DRG خواهد شد.

مراجع

- [1] J. Spann, V. Kushner, T. J. Thornton, J. Yang, A. Balijepalli, H. J. Barnaby, X. J. Chen, D. Alexander, W. T. Kemp, S. J. Sampson, and M. E. Wood, "Total dose radiation response of CMOS compatible SOI MESFETs," *IEEE Trans. Nuclear Science*, vol. 52, no. 6, pp. 2398-2402, Dec. 2005.
- [2] C. S. Hou and C. Y. Wu, "A 2-D analytic model for the threshold-voltage of fully depleted short gate-length Si-SOI MESFET," *IEEE Trans. Electron Devices*, vol. 42, no. 12, pp. 2156-2162, Dec. 1995.
- [3] H. Hjelmgren, F. Allerstam, K. Andersson, P. A. Nilsson, and N. Rorsman, "Transient simulation of microwave SiC MESFETs with improved trap models," *IEEE Trans. Electron Devices*, vol. 57, no. 3, pp. 729-732, Mar. 2010.
- [4] S. Sriram, *et al.*, "High-gain SiC MESFETs using source-connected field plates," *IEEE Trans. Electron Devices*, vol. 30, no. 9, pp. 952-953, Sept. 2009.



شکل ۵: وابستگی مکسیمم هدایت انتقالی به ولتاژ درین - سورس در هر سه ساختار به ازای $V_{GS} = +V$

و DS-DRG می‌گردد. کاهش خصامت کانال زیر گیت در سمت درین ساختار پیشنهادی باعث بهبود ولتاژ شکست در مقایسه با SS-DRG

- lowering: a short channel effect," *IEEE Trans. Electron Devices*, vol. 37, no. 5, pp. 1182-1186, May 1990.
- [18] P. Pandey, B. B. Pal, and S. Jit, "A new 2-D model for the potential distribution and threshold voltage of fully depleted short-channel Si-SOI MESFETs," *IEEE Trans. Electron Devices*, vol. 51, no. 2, pp. 246-254, Feb. 2004.
- [19] C. L. Zhu, Rusli, C. C. Tin, G. H. Zhang, S. F. Yoon, and J. Ahn, "Improved performance of SiC MESFETs using double-recessed structure," *Microelectronic Engineering*, vol. 83, no. 1, pp. 92-95, Jan. 2006.
- [20] J. Zhang, X. Luo, Z. Li, and B. Zhang, "Improved double-recessed 4H-SiC MESFETs structure with recessed source/drain drift region," *Microelectronic Engineering*, vol. 84, no. 12, pp. 2888-2891, Dec. 2007.
- [21] M. K. Verma and B. B. Pal, "Analysis of buried gate MESFET under dark and illumination," *IEEE Trans. Electron Devices*, vol. 48, no. 9, pp. 2138-2142, Sep. 2001.
- سیدمحمد رضوی** تحصیلات خود را در مقاطع کارشناسی نایپوسته و کارشناسی ارشد مهندسی برق بهتریب در سال‌های ۱۳۸۶ و ۱۳۹۰ از دانشگاه‌های شیراز، حکیم سیروواری و سمنان به پایان رسانده است. ایشان، در سال ۱۳۹۴ نیز مدرک دکتراخود را از دانشگاه بیرجند در رشته مهندسی برق اخذ نموده و هم‌اکنون به عنوان استادیار دانشکده مهندسی دانشگاه نیشابور مشغول به خدمت می‌باشد. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: آمالیز و شبیه سازی مشخصه‌های الکترونیکی قطعات نیمه‌هادی، بررسی پارامترهای الکترونیکی انواع ترانزیستورها از قبیل HEMT و MESFET ، بیبود مشخصه‌های الکترونیکی ادوات نیمه‌هادی در توان و فرکانس بالا.
- سیدمحمد ظهیری** در سال ۱۳۷۲ مدرک کارشناسی مهندسی برق خود را از دانشگاه صنعتی شریف و در سال ۱۳۷۴ مدرک کارشناسی ارشد مهندسی برق خود را از دانشگاه تربیت مدرس دریافت نمود و در سال ۱۳۸۴ موفق به اخذ درجه دکتری در رشته مهندسی برق از دانشگاه فردوسی مشهد گردید. دکتر ظهیری در حال حاضر، به عنوان استاد رشته مهندسی برق در دانشکده مهندسی برق و کامپیوتر دانشگاه بیرجند مشغول به فعالیت می‌باشد. زمینه‌های علمی مورد علاقه نامبرده متعدد بوده و شامل موضوعاتی مانند بازنایی الگو، الگوریتم‌های تکاملی، الگوریتم‌های هوش جمعی، محاسبات نرم و ادوات نیمه‌هادی می‌باشد.
- [5] C. L. Zhu, Rusli and P. Zhao, "Dual-channel 4H-SiC metal semiconductor field effect transistors," *Solid-State Electronic*, vol. 51, no. 3, pp. 343-346, Mar. 2007.
- [6] Rusli, C. L. Zhu, P. Zhao, and J. H. Xia, "Characterization of SiC MESFETs with narrow channel layer," *Microelectronic Engineering*, vol. 83, no. 1, pp. 72-74, Jan. 2006.
- [7] J. Zhang, Y. Ye, C. Zhou, X. Luo, B. Zhang, and Z. Li, "High breakdown voltage 4H-SiC MESFETs with floating metal strips," *Microelectronic Engineering*, vol. 85, no. 1, pp. 89-92, Jan. 2008.
- [8] X. Deng, B. Zhang, Z. Li, and Z. Chen, "Two-dimensional analysis of the surface state effects in 4H-SiC MESFETs," *Microelectronic Engineering*, vol. 85, no. 2, pp. 295-299, Feb. 2008.
- [9] A. A. Orouji, S. M. Razavi, S. E. Hosseini, and H. A. Moghadam, "Investigation of the novel attributes in double recessed gate SiC MESFETs at drain side," *Semicond. Sci. Technol.*, vol. 26, no. 11, pp. 115001-115005, Oct. 2011.
- [10] L. Yang, Y. Zhang, and C. Yu, "A compact model describing the effect of p-buffer layer on the I-V characteristics of 4H-SiC power MESFETs," *Solid-State Electronics*, vol. 49, no. 4, pp. 517-523, Feb. 2005.
- [11] K. Andersson, M. Sudow, P. A. Nilsson, E. Sveinbjornsson, H. Hjelmgren, J. Nilsson, J. Stahl, H. Zirath, and N. Rorsman, "Fabrication and characterization of field-plated buried-gate SiC MESFETs," *IEEE Electron Device Lett.*, vol. 27, no. 7, pp. 573-575, Jul. 2006.
- [12] —, *ATLAS User's Manual, Device Simulation Software*, Silvaco International, Sep. 2005.
- [13] M. Ruff, H. Mitlehner, and R. Helbig, "SiC devices: physics and numerical simulation," *IEEE Trans. Electron Devices*, vol. 41, no. 6, pp. 1040-1054, Jun. 1994.
- [14] H. Linewih, S. Dimitrijev, and K. Y. Cheong, "Channel-carrier mobility parameters for 4H SiC MOSFETs," *Microelectronics Rel.*, vol. 43, no. 3, pp. 405-411, Mar. 2003.
- [15] B. J. Baliga, *Modern Power Devices*, New York: Wiley Interscience, 1987.
- [16] S. E. J. Mahabadi, A. A. Orouji, P. Keshavarzi, and H. A. Moghadam, "A new partial SOI-LDMOSFET with a modified buried oxide layer for improving self-heating and breakdown voltage," *Semicond. Sci. Technol.*, vol. 26, no. 9, pp. 95005-950016, Jul. 2011.
- [17] C. S. Chang, D. Y. S. Day, and S. Chan, "An analytical two-dimensional simulation for the GaAs MESFET drain-induced barrier