

ساختار بهبودیافته اینورتر بدون ترانسفورماتور متصل به شبکه با استفاده از روش کنترل تناسبی- تشدیدی

جابر فلاخ اردشیر، مهران صباحی، سیدحسین حسینی، ابراهیم بابایی و گوک قره‌پتیان

بیشتر مورد توجه قرار گرفته‌اند. مهم‌ترین عیب این اینورترها اتصال گالوانیکی بین شبکه و سیستم PV بوده که موجب جاری شدن جریان نشتی از طریق خازن‌های پراکنده بین سیستم PV و زمین خواهد بود. از جمله مشکلات جریان نشتی، تزریق هارمونیک به شبکه و افزایش THD شبکه است که منجر به افزایش مشکلات تداخل الکترومغناطیسی (EMI) افزایش می‌شود [۴]. برای کاهش این جریان نشتی می‌توان به روش قطع طرف ac و سیستم PV در طول زمان‌های چرخش آزاد، اتصال نقطه میانی خازن‌های لینک dc به نقطه خنثی شبکه و اتصال مستقیم ترمینال منفی سیستم PV به خط خنثی شبکه اشاره کرد [۵] تا [۷]. از جمله ساختارهای ارائه شده جهت کاهش جریان‌های نشتی، اینورتر تمام‌پل با تکنیک مدولاسیون پهنه‌ای پالس سینوسی^۳ (SPWM) دوقطبی می‌باشد که ولتاژ ثابتی را تولید کرده و موجب کاهش جریان نشتی می‌شوند اما به فیلتر خروجی بزرگ‌تری نیاز دارند [۸] تا [۱۰].

ساختارهای اینورتری متصل به شبکه تکمرحله‌ای دارای تعداد کلیدهای کمتری بوده و تلفات کمتری دارند اما درجه آزادی برای کنترل هم‌زمان تزریق توان اکتیو و راکتیو به همراه گرفتن بیشترین توان از سلول خورشیدی دارای محدودیت‌هایی هستند [۱۱]. در سیستم‌های اینورتری متصل به شبکه دومرحله‌ای، خروجی بسیاری از منابع انرژی تجدیدپذیر دارای ولتاژ کمتری است لذا از یک مبدل افزاینده dc/dc استفاده می‌شود که علاوه بر عمل افزایش سطح ولتاژ، ولتاژ ورودی اینورتر را نیز تنظیم می‌کنند و مدار با سطح ولتاژ بیشتر را از مدار با سطح ولتاژ کمتر ایزووله می‌کنند. در این سیستم‌ها اینورتر به عنوان رابط سیستم منبع dc با شبکه بوده و تبدیل جریان dc به شکل موج سینوسی همگام با شبکه را بر عهده دارد.

در [۱۲] مبدل کاهنده- افزاینده به همراه اینورتر نیم‌پل ارائه شده که دارای مزیت‌هایی از قبیل کاهش نوسانات جریان ورودی و کاهش جریان نشتی می‌باشد. هرچند اخیراً در مورد مبدل‌های دومرحله‌ای کارهای نسبتاً زیادی صورت گرفته اما کمتر به بحث روش‌های حذف جریان نشتی در آنها پرداخته شده است.

مراجع [۱۳] از جمله ساختارهای دومرحله‌ای است که برای حذف جریان نشتی از روش اتصال ترمینال منفی PV به نقطه خنثی شبکه استفاده کرده است. این ساختار دارای ولتاژ ورودی مشابه با اینورتر تمام‌پل می‌باشد. عملکرد این ساختار پیچیده نبوده اما به تعداد عناصر مداری بیشتری نسبت به حالت مرسوم نیاز دارد. ساختار جدید دومرحله‌ای در [۱۴] بدون ارائه روش کنترلی، نتایج شبیه‌سازی و عملی بیان شده است. برای حذف جریان نشتی در مدار ارائه شده از خط مشترک سلول خورشیدی و سمت شبکه استفاده شده است با این وجود به دلیل

چکیده: حذف ترانسفورماتور در سیستم‌های PV متصل به شبکه دارای مزایایی از جمله کاهش هزینه، اندازه و وزن بوده و همچنین باعث افزایش بازده کلی سیستم می‌شود. با وجود حذف ترانسفورماتور، ایزولاسیون گالوانیکی بین شبکه و آرایه PV وجود نداشته و در نتیجه جریان نشتی ناشی از خازن پراکنده نسبت به زمین باعث بروز مسایلی از قبیل افزایش طیف هارمونیکی در خروجی، تلفات و مشکلات ایمنی می‌شود. این مقاله یک ساختار بهبودیافته اینورتری بدون ترانسفورماتور دومرحله‌ای متصل به شبکه به منظور کاهش جریان نشتی ارائه می‌دهد. با توجه به این که در ساختار پیشنهادی ترمینال منفی سیستم PV مستقیماً به نقطه خنثی شبکه وصل می‌شود، لذا جریان نشتی سیستم بدون استفاده از روش‌های کنترلی پیچیده خواهد شد. در این مقاله از روش کنترل کننده تناسبی- تشدیدی (PR) به منظور کنترل جریان تزریقی به شبکه استفاده شده است. برای تأیید نتایج به دست آمده، اصول عملکرد اینورتر بدون ترانسفورماتور تحلیل و در محیط PSCAD/EMTDC شبیه‌سازی شده و نتایج توسط یک نمونه آزمایشگاهی به صورت عملی آزمایش شده است.

کلیدواژه: اینورتر بدون ترانسفورماتور، جریان نشتی، ولتاژ حالت مشترک، روش کنترل تناسبی- تشدیدی.

۱- مقدمه

در چند دهه گذشته اینورترهای با ترانسفورماتور و بدون ترانسفورماتور متصل به شبکه در مقالات معرفی شده است. در اینورترهای متصل به شبکه با ترانسفورماتور، ایزولاسیون بین شبکه و سیستم PV فراهم می‌شود و جریان نشتی بین سیستم PV و زمین حذف شده و حفاظت الکتریکی برقرار می‌شود. این اینورترها اندازه و وزن بیشتری داشته، نصب و راهاندازی آن مشکل بوده و همچنین بازده کمتری دارند. همچنین اینورترهای با ترانسفورماتور فرکانس بالا به دلیل استفاده از چندین مرحله تبدیل توان بازده سیستم را کاهش داده و باعث پیچیدگی در سیستم می‌شوند [۱] تا [۳]. امروزه ساختارهای اینورتری بدون ترانسفورماتور متصل به شبکه به دلیل مزایایی از قبیل بازده بیشتر، وزن و هزینه کمتر،

این مقاله در تاریخ ۲۶ اردیبهشت ماه ۱۳۹۵ دریافت و در تاریخ ۲۸ شهریور ماه ۱۳۹۵ بازنگری شد.

جابر فلاخ اردشیر، دانشکده مهندسی برق و کامپیوتر، دانشگاه تبریز، تبریز، (email: j.fallah@tabrizu.ac.ir)

مهران صباحی، دانشکده مهندسی برق و کامپیوتر، دانشگاه تبریز، تبریز، (email: sabahi@tabrizu.ac.ir)

سیدحسین حسینی، دانشکده مهندسی برق و کامپیوتر، دانشگاه تبریز، تبریز، (email: hosseini@tabrizu.ac.ir)

ابراهیم بابایی، دانشکده مهندسی برق و کامپیوتر، دانشگاه تبریز، تبریز، (email: e-babaei@tabrizu.ac.ir)


گوک قره‌پتیان، دانشکده مهندسی برق، دانشگاه صنعتی امیرکبیر، تهران، (email: grptian@aut.ac.ir)

1. Photovoltaic

2. Total Harmonic Distortion

3. Electromagnetic Interference

4. Sinusoidal Pulse Width Modulation



شکل ۱: مبدل پیشنهادی اینورتر بدون ترانسفورماتور متصل به شبکه.

۲- ساختار مبدل پیشنهادی


ساختار اینورتر پیشنهادی بدون ترانسفورماتور متصل به شبکه در شکل ۱ نشان داده شده است. در ساختار پیشنهادی از شش کلید قدرت، دو دیود قدرت، دو خازن (C_f, C) و دو سلف (L_f, L) استفاده شده است. مدار معادل مبدل ارائه شده مطابق شکل ۱ شامل سمت ولتاژ کمتر یا اولیه (قسمت dc/dc) و سمت اینورتری یا ثانویه (قسمت ac/dc) است. سمت اولیه می‌باشد. سمت اولیه ساختار، ترکیبی از مبدل افزاینده و کاهنده- افزاینده و سمت ثانویه نیز شامل اینورتر منبع ولتاژ^۳ (VSI) است. سمت اولیه مبدل، ولتاژ کم PV را افزایش داده و ولتاژ لینک dc را نیز شارژ می‌کند و سپس سمت اینورتری، عمل تولید ولتاژ سه‌سطحی در خروجی را انجام می‌دهد. در این شکل از اندوکتانس سمت شبکه جهت تحلیل آسان مبدل صرف نظر شده و این مقدار اندوکتانس در سیستم کنترلی لحاظ شده است.

مطابق با شکل ۱، V_d ولتاژ dc ورودی سمت ثانویه بوده و v_{AB} ، ولتاژ خروجی اینورتر را نشان می‌دهد و همچنین v_g و i_g به ترتیب ولتاژ و جریان شبکه می‌باشند. روش کاهش جریان نشتی در این ساختار از نوع روش استفاده شده در [۱۵] و [۱۶] می‌باشد که ترمینال خنثی شبکه مستقیماً به ترمینال منفی آرایه PV متصل شده است. از آنجایی که در ساختار پیشنهادی ترمینال منفی آرایه PV مستقیماً به نقطه خنثی شبکه وصل شده است، لذا جریان نشتی زمین در این ساختار بسیار کم بوده و ولتاژ اعمال شده به خازن پراکنده نیز تقریباً ثابت مانده و تنها نوسانات فرکانس پایین ظاهر می‌شود.

شکل ۲ موج سیگنال‌های کنترلی کلیدهای ساختار پیشنهادی برای یک دوره تناوب شبکه (T) در عملکرد حالت هدایت پیوسته^۴ (CCM) در شکل ۲ نشان داده شده است. مطابق با شکل ۲، ولتاژ خروجی ساختار پیشنهادی (v_{AB}) به سه حالت کلیدزنی $+V_d$ ، صفر و $-V_d$ تقسیم می‌شود. هر کدام از کلیدهای S_u و S_d در نصف سیکل کاری روشن بوده و در نصف دیگر سیکل کاری، عمل افزایش ولتاژ را انجام می‌دهند. در واقع کلیدهای S_u و S_d با فرکانس کلیدزنی f_s در هر دو حالت کاری، جهت افزایش سطح ولتاژ به کار گرفته می‌شوند. کلیدهای S و S_d با عملکرد فرکانس پایین، نقاط C و D را بسته به حالت‌های کاری به زمین وصل کرده و کلیدهای S_p و S_n عمل مدولاسیون پهنای پالس را برای تولید ولتاژ سه‌سطحی در خروجی با فرکانس بالا انجام می‌دهند.

2. Voltage Source Inverter

3. Continuous Common Mode




شکل ۲: سیگنال کلیدهای مبدل پیشنهادی.


دوسطحی بودن ولتاژ خروجی، مقدار THD جریان تزریقی به شبکه بیشتر می‌باشد.

این مقاله ساختار بهبودیافته ارائه می‌کند که بدون استفاده از روشن‌های کنترلی پیچیده و با تعداد عناصر کم، با اتصال مستقیم خط خنثی شبکه به ترمینال منفی سیستم PV، ولتاژ حالت مشترک را ثابت نگه داشته و موجب حذف جریان نشتی می‌شود. این مبدل پیشنهادی سه‌سطحی بوده و در مقایسه با ساختارهای مشابه دوسطحی، دارای THD مناسب جریان تزریقی به شبکه است و همچنین با توجه به سطح ولتاژ کمتر ورودی و استفاده از نقطه خنثی، اینمی ساختار پیشنهادی در حد قابل قبول می‌باشد. اغلب مراجعی که جدیداً در مقالات ارائه شده‌اند تنها دارای خاصیت افزایندگی ولتاژ می‌باشند و زمانی که ولتاژ سلول خورشیدی از پیک ولتاژ شبکه فراتر رود توانایی گرفتن بیشترین توان از سلول خورشیدی از بین می‌رود. ساختار بهبودیافته پیشنهادی به دلیل وجود هر دو حالت کاهنده و افزاینده در ورودی، قادر به ردیابی بیشترین توان در کل صفحه مشخصه ولتاژ و جریان سلول خورشیدی بوده و انعطاف‌پذیری مناسبی دارد. این ساختار می‌تواند با توجه به ویژگی‌های ذکر شده کاربرد گسترده‌ای به ویژه در مصارف خانگی و توان متوسط داشته باشد. تحلیل‌های مداری و نحوه پیاده‌سازی روش کنترل تناسبی- تشدیدی^۵ (PR) ارائه شده و نتایج شبیه‌سازی صحت روابط را نشان می‌دهند. علاوه بر این، نتایج توسط یک نمونه آزمایشگاهی آورده شده است.


1. Proportional Resonant



شکل ۵: مدار معادل سمت اولیه مبدل پیشنهادی.



شکل ۳: مدار معادل مبدل پیشنهادی در نیم‌سیکل مثبت شبکه.


شکل ۶: شکل موج‌های ولتاژ و جریان سلف L در CCM.

می‌باشد. در حالت کاری اول، مطابق با مدار معادل شکل ۳ در طی زمان $(-T/2 \leq t \leq 0)$ ، کلید S_d با فرکانس کلیدزنی $f_s = 1/T_s$ روشن و خاموش می‌شود که زمان کاری آن بوده و $t_{on,d} = t_{off,d} = T_s$ است. در حالت کاری دوم، مطابق با مدار معادل شکل ۴ در مدت زمان $(T/2 \leq t \leq T)$ ، کلید S_u با فرکانس کلیدزنی $f_s = 1/T_s$ روشن و خاموش می‌شود که زمان کاری آن بوده و $t_{on,u} = t_{off,u} = T_s$ است. در بازه زمانی $(0 < t < T/2)$ کلید S_d همیشه روشن بوده و کلید S_u با سیکل کاری T_s می‌باشد.

شکل ۶ نشان داده شده و عملکرد سمت اولیه مبدل در فاصله زمانی $(0 < t < T/2)$ و در فاصله زمانی $(T/2 < t < T)$ بحث شده است. در طول $(0 < t < T/2)$ کلید S_u همیشه روشن بوده و کلید S_d با سیکل کاری T_s روشن و خاموش خواهد شد. در این حالت جریان سلف، جریان شبکه را فراهم کرده و همچنین خازن C را شارژ می‌کند و ولتاژ خازن از صفر تا V_d افزایش می‌یابد. در حالت CCM کمترین مقدار جریان سلف ($I_{L,min}$) از جریان تزریقی شبکه بیشتر می‌باشد. مطابق با شکل ۶ جریان سلف از کمترین مقدار ($I_{L,min}$) تا بیشترین مقدار خود ($I_{L,max}$) افزایش می‌یابد و ولتاژ خازن نیز بین $V_{in} - V_d$ و $-V_d$ تغییر می‌کند. مطابق با شکل ۶ در نیم‌سیکل مثبت شبکه و در بازه زمانی $(T_s \leq t \leq d, T_s)$ ، سوئیچ S_d روشن و دیود D_1 خاموش بوده و سلف در این بازه از طریق منبع ورودی (V_{in}) شارژ می‌شود. وقتی سوئیچ S_d روشن است، ولتاژ دو سر دیود برابر $-V_d$ بوده و بنابراین دیود D_1 معکوس است. ولتاژ دو سر سلف L در این حالت برابر است با

$$V_L = V_{in} \quad (1)$$

در نیم‌سیکل مثبت شبکه و در بازه زمانی $(d, T_s \leq t \leq T_s)$ ، سوئیچ S_d خاموش و دیود D_1 روشن می‌باشد و سلف L در این بازه تخلیه می‌شود.



شکل ۴: مدار معادل مبدل پیشنهادی در نیم‌سیکل منفی شبکه.

بسته به سطح ولتاژهای تولیدی مثبت، صفر و منفی در خروجی، دو حالت کاری را در نیم‌سیکل مثبت و منفی شبکه می‌توان برای مبدل پیشنهادی در نظر گرفت.

* حالت کاری اول: در نیم‌سیکل مثبت شبکه ($(-T/2 \leq t \leq 0)$ ، حالت‌های کلیدزنی مثبت و صفر و در نیم‌سیکل منفی شبکه ($(T/2 \leq t \leq T)$ ، حالت‌های کلیدزنی منفی و صفر به کار گرفته می‌شوند. در فاصله زمانی $(0 < t < T/2)$ ، مدار معادل حالت کاری اول برای تولید سطح ولتاژهای مثبت و صفر مطابق شکل ۳ می‌باشد. در نیم‌سیکل مثبت شبکه، کلیدهای S_u و S_d به طور کامل روشن بوده، نقطه D به زمین متصل شده و کلید S_d عمل افزایش ولتاژ را با کلیدزنی f_s انجام می‌دهد. دیود D_1 در این مدت زمان با بایاس معکوس شده و با کلیدزنی S_d در این حالت و بسته به حالت‌های کلیدزنی S_p و S_n ، دیود D_1 روشن و خاموش شده و با شارژ خازن C ، به ترتیب سطح ولتاژهای مثبت و صفر در خروجی اینورتر ظاهر می‌شود.

* حالت کاری دوم: در حالت کاری دوم در نیم‌سیکل منفی شبکه ($(T/2 \leq t \leq T)$ ، حالت‌های کلیدزنی منفی و صفر استفاده می‌شود. مدار معادل حالت کاری دوم برای تولید سطح ولتاژهای منفی و صفر در شکل ۴ به کار گرفته می‌شود. در این حالت کلیدهای S_u و S_d به طور کامل روشن بوده، نقطه C به زمین متصل شده و کلید S_u عمل افزایش ولتاژ را با کلیدزنی f_s انجام می‌دهد. با کلیدزنی S_u در حالت کاهنده-افزاینده، بسته به حالت‌های کلیدزنی S_p و S_n ، دیود D_1 روشن و خاموش شده و به ترتیب سطح ولتاژهای منفی و صفر در خروجی دو سر بار ایجاد می‌شود. در طول این مدت زمان، دیود D_1 در حالت با بایاس معکوس می‌باشد.

۳- تحلیل CCM مبدل پیشنهادی

مدار معادل سمت اولیه مبدل پیشنهادی در شکل ۵ نشان داده شده و عملکرد سمت اولیه مبدل در حالت CCM دارای دو حالت کاری

$$M_V(d_s, d_r) = \frac{V_d}{V_{in}} = \frac{1+d_s}{2-d_s-d_r} \quad (13)$$

محدوده تغییرات بهره مبدل پیشنهادی با توجه به تغییرات محدود d_s, d_r در محدوده $0 \leq d_s, d_r \leq 1$ می‌باشد

$$\frac{1}{2} \leq M_V(d_s, d_r) \leq M_{V,\max} \quad (14)$$

در (14) ، $M_{V,\max}$ توسط حداکثر مقادیر ممکن d_s و d_r در عمل محدود می‌شود.

۴- طراحی المان‌های اینورتر پیشنهادی

ظرفیت خازنی لینک DC یکی از عناصر مهم در طراحی اینورتر پیشنهادی است که به عنوان رابط سمت اولیه و سمت ثانویه اینورتر پیشنهادی می‌باشد. مقدار ظرفیت خازنی مورد استفاده با توجه به کمترین ریپل ولتاژ دو سر خازن و جریان عبوری از آن طبق (15) به دست می‌آید

$$C = \frac{1}{\Delta V_c} \int i_c dt = \frac{I_o D T}{f \Delta V_c} \quad (15)$$

که $I_o, f, \Delta V_c$ و D به ترتیب مقدار مؤثر جریان خروجی، فرکانس کلیدزنی، تغییرات ولتاژ دو سر خازن و سیکل کاری مبدل می‌باشد. همچنین مقدار اندوکتانس سلف ساختار پیشنهادی از روی تغییرات جریان عبوری از سلف مطابق با (16) محاسبه می‌شود

$$L = \frac{V_{dc} D}{f \Delta I_L} \quad (16)$$

و کمترین مقدار اندوکتانسی که این اطمینان را می‌دهد که ساختار پیشنهادی در حالت هدایت پیوسته کار کند به صورت (18) با استفاده از تغییرات جریان سلف به دست می‌آید

$$(I_L)_{\max} = (I_L)_{av} + \frac{\Delta I_L}{2} = V_o \left(\frac{1}{(1-D)R} + \frac{(1-D)D}{2Lf} \right) \quad (17)$$

$$L \geq \frac{(1-D)^2 DR}{2f} \quad (18)$$

۵- محاسبات تلفات و راندمان ساختار پیشنهادی

کل تلفات توان موجود در عناصر مداری ساختار پیشنهادی شامل تلفات کلیدها (مسافت‌ها) و دیودها به عنوان مؤلفه‌های نیمه‌هادی و همچنین شامل تلفات لینک خازنی و سلفی می‌باشند. برای محاسبه تلفات کلیدها و دیودها، افت ولتاژ هدایتی ادوات قدرت از روابط زیر به دست می‌آیند

$$v_{DS}(t) = i(t) R_{DS} \quad (19)$$

$$v_{AK}(t) = V_F + i(t) R_{AK} \quad (20)$$

که V_{DS} افت ولتاژ هدایتی کلید، R_{DS} مقاومت هدایتی کلید در طول حالت روشن بودن، V_{AK} افت ولتاژ آند کاتد دیود، R_{AK} افت ولتاژ معادل در شرایط جریان صفر دیود، $i(t)$ جریان شبکه می‌باشد. سیکل کاری حالت طول حالت روشن بودن و $i(t)$ MOSFET با استفاده از استراتژی SPWM برای اینورتر پیشنهادی متصل به شبکه از روابط زیر محاسبه می‌شود

$$d_{Active}(t) = M \sin \omega t \quad (21)$$

$$d_{Zero}(t) = 1 - M \sin \omega t \quad (22)$$

وقتی سوئیچ S_u خاموش است ولتاژ دو سر دیود برابر V_d بوده و بنابراین دیود D_s بایاس مستقیم است. ولتاژ دو سر سلف L در این حالت برابر است با

$$V_L = V_{in} - V_d \quad (23)$$

در این دو بازه متوسط ولتاژ دو سر سلف L در طول دوره کلیدزنی T_s از (3) تا (5) به دست می‌آید

$$\frac{1}{T_s} \int_{T_s}^{T_s} V_L(t) dt = \lambda \quad (3)$$

$$V_{in} d_s + (V_{in} - V_d)(1-d_s) = \frac{\lambda}{T_s} \quad (4)$$

$$\langle V_{Ls} \rangle = \frac{\lambda}{T_s} = V_{in} - V_d (1-d_s) \quad (5)$$

در نیمسیکل منفی شبکه و در بازه زمانی $d_s T_s \leq t \leq T_s$ ، کلید D_s روشن و دیود D_u خاموش بوده و سلف در این بازه از طریق منبع ورودی به صورت خطی شارژ می‌شود. وقتی کلید S_u روشن است، ولتاژ دو سر دیود برابر V_d - بوده و بنابراین دیود D_s بایاس معکوس است. ولتاژ دو سر سلف L در این حالت برابر است با

$$V_L = V_{in} \quad (6)$$

در نیمسیکل منفی شبکه و در بازه زمانی $d_s T_s \leq t \leq T_s$ ، کلید D_s خاموش و دیود D_u روشن بوده و سلف در طی این بازه به صورت خطی تخلیه می‌شود. وقتی کلید S_u خاموش است ولتاژ دو سر دیود برابر V_d بوده و بنابراین دیود D_s بایاس مستقیم است. ولتاژ دو سر سلف L در این حالت برابر است با

$$V_L = -V_d \quad (7)$$

متوسط ولتاژ دو سر سلف L در طول دوره کلیدزنی T_s از (8) و (9) به دست می‌آید

$$\frac{1}{T_s} \int_{T_s}^{T_s} V_L(t) dt = \lambda \quad (8)$$

$$\langle V_{Ls} \rangle = \frac{\lambda}{T_s} = V_{in} d_s - V_d (1-d_s) \quad (9)$$

حال با ترکیب چهار حالت کاری به دست آمده و با اعمال قانون تعادل ولتاژ برای سلف L در طول یک دوره تناوب با سیکل کاری D می‌توان نوشت

$$\int_{DT}^T V_L(t) dt = 0 \quad (10)$$

با جایگذاری مقدار متوسط V_L از (5) و (9) نتیجه می‌شود

$$\int_{DT}^T \langle V_{Ls} \rangle dt + \int_{(1-D)T}^T \langle V_{Ls} \rangle dt = 0 \quad (11)$$

حال با ساده‌سازی روابط به دست آمده داریم

$$\langle V_L \rangle = DT(V_{in} - V_d (1-d_s)) + (1-D)T(V_{in} d_s - V_d (1-d_s)) = 0 \quad (12)$$

از (12) ، بهره ولتاژ مبدل در حالت CCM برابر خواهد بود با

مشخصات ادوات قدرت برای اینورتر پیشنهادی به صورت زیر می‌باشد:
ماسفت‌ها $R_{DS} = 0.8\Omega$ و با $C_{2M} = 120\text{ pF}$ ، دیودها $C_{3D} = 60\text{ pF}$
با $V_F = 0.8\text{ V}$ و $R_{AK} = 0.2\Omega$ ، بیشترین مقدار جریان خروجی نیز
برای توان خروجی $P_o = 1000\text{ W}$ برابر با $I_m = 7\text{ A}$. برای ولتاژ شبکه
 $V_{dc} = 400\text{ V}$ ولتاژ باس dc مقدار نیز شاخص مدولاسیون
(M) در این مورد برابر با 0.78 می‌باشد.

برای کلیدهای ماسفت از نوع Silicon Carbide جریان برگشتی
دیودها حذف می‌شود و بنابراین تلفات کلیدزنی دیودها قابل صرف نظر
است. تلفات کلیدزنی کلید ماسفت از (۳۲) به دست می‌آید

$$P_{MOSFET-sw} = f_{sw} E_{oss} V_F \quad (32)$$

که E_{oss} برابر انرژی ذخیره شده‌ای می‌باشد که از دیناشریت حاصل شده و
برابر با 45 uJ است. تلفات کلیدزنی کل کلیدها برای مبدل پیشنهادی از
(۳۳) به دست می‌آید

$$P_{Total-sw} = f_{sw} E_{oss} V_F = 4.32\text{ W} \quad (33)$$

خازن‌های کلیدزنی شده اینورتر پیشنهادی، تلفات هدایتی را افزایش
می‌دهد که ESR خازن‌ها از کاتالوگ محصول قابل حصول می‌باشد.
تلفات سلف ساختار پیشنهادی با در نظر گرفتن مقدار مؤثر جریان عبوری
و مقاومت داخلی $\Omega = 0.05$ برابر 3 وات می‌باشد. تلفات هدایتی خازن
اینورتر پیشنهادی به صورت زیر قابل تعریف است

$$P_{CAPCond} = \frac{R_C}{\pi} \int d_c(t) i_C^\tau(t) d\omega t \quad (34)$$

که در این رابطه، $d_c(t)$ برابر نسبت سیکل کاری خازن می‌باشد. برای
اینورتر پیشنهادی از خازن الکتروولیت استفاده شده که نتایج شبیه‌سازی
برای این تلفات در محیط نرم‌افزار PSCAD برابر با $3/1$ وات به ازای
توان خروجی 1000 وات می‌باشد.

در حالت کلی برای تلفات اینورتر پیشنهادی داریم

$$\begin{aligned} P_{Cond} &= P_{Switches_Cond} + P_{Diodes_Cond} + P_{Inductor_Cond} + \\ P_{Cap_Cond} &= 2.93 + 1.5 + 3 + 3/1 = 10.53\text{ W} \end{aligned} \quad (35)$$

$$P_{Loss} = P_{Cond} + P_{SW} = 14.85\text{ W} \quad (36)$$

$$\begin{aligned} \eta_{proposed\ inverter} &= \frac{P_{out} - P_{Loss}}{P_{out}} \times 100 = \\ \frac{V_{rms} I_{rms} - (P_{Cond} + P_{SW})}{V_{rms} I_{rms}} &= \frac{1000 - 14.85}{1000} \times 100 = 98.5\% \end{aligned} \quad (37)$$

در محاسبات بازده، تلفات مربوط به قسمت کنترلی در نظر گرفته
نشده است.

۶- پیاده‌سازی روشن کنترل تناسبی- تشدیدی

در این ساختار از روشن کنترل تناسبی- تشدیدی برای کنترل کلیدها
جهت تولید حالات کلیدزنی مناسب استفاده شده است. مطابق با شکل ۷،
و R_f به ترتیب اندوکتانس و مقاومت فیلتر می‌باشند که به صورت
سری به هم متصل شده و به همراه $C_f + R_C$ و $L_g + R_g$ فیلتر نوع
LCL را ایجاد می‌کنند که از تزریق هارمونیک‌های تزریقی به شبکه از
طریق روش مدولاسیون پهنای پالس سینوسی جلوگیری می‌کند. قسمت
ساختار پیشنهادی به منبع ولتاژ dc متصل شده که سطح ولتاژ
dc-dc

تلفات لحظه‌ای هدایتی کلید MOSFET (p_{MOSFET_Cond}) مطابق با
رابطه زیر خواهد بود

$$p_{MOSFET_Cond}(t) = v_{DS}(t)i(t) = R_{DS}I^\tau(t) \quad (23)$$

متوسط تلفات هدایتی کلید ماسفت (P_{MOSFET_Cond}) در طول یک سیکل
کاری از رابطه زیر به دست می‌آید

$$P_{MOSFET_Cond} = \frac{1}{\pi} \int v_{DS}(t)i(t)d_{MOSFET}(t)d\omega t \quad (24)$$

تلفات لحظه‌ای دیود (p_{Diode}) در طول حالت روشن‌بودن به صورت
رابطه زیر خواهد بود

$$\begin{aligned} p_{Diode_Cond}(t) &= v_{AK}(t)i(t) = \\ (V_F + i(t)R_{AK})i(t) &= R_{AK}I^\tau(t) + V_F i(t) \end{aligned} \quad (25)$$

مقدار متوسط تلفات هدایتی دیود (P_{Diode_Cond}) در طول نصف سیکل
کاری از رابطه زیر به دست می‌آید

$$\begin{aligned} P_{Diode_Cond} &= \frac{1}{\pi} \int v_{AK}i(t)d_{Diodes}(t)d\omega t = \\ \frac{1}{\pi} \int (V_F + i(t)R_{AK})i(t)d_{Diodes}(t)d\omega t \end{aligned} \quad (26)$$

تلفات هدایتی برای کلیدهای ماسفت در حالت صفر و فعال و همچنین
حالت صفر دیودها به ترتیب مطابق با (۲۷) تا (۲۹) خواهد بود [۱۲]، [۱۳] و
[۱۷]

$$\begin{aligned} P_{MOSFET_Cond_Active} &= \frac{1}{2\pi} \int v_{DS}(t)i(t)d_{Active}(t)d\omega t = \\ \frac{2M}{3\pi} R_{DS} I_m^\tau \end{aligned} \quad (27)$$


$$\begin{aligned} P_{MOSFET_Cond_Zero} &= \frac{1}{2\pi} \int v_{DS}(t)i(t)d_{Zero}(t)d\omega t = \\ R_{DS} I_m^\tau \left(\frac{1}{4} - \frac{2M}{3\pi} \right) \end{aligned} \quad (28)$$

$$\begin{aligned} P_{Diode_Cond_Zero} &= \frac{1}{2\pi} \int v_{AK}(t)i(t)(-M \sin(\omega t))d\omega t = \\ I_m V_F \left(\frac{1}{\pi} - \frac{M}{4} \right) + I_m^\tau R_{AK} \left(\frac{1}{4} - \frac{2M}{3\pi} \right) \end{aligned} \quad (29)$$


تلفات هدایتی کل کلیدهای ماسفت و دیودها ($P_{Proposed_Cond}$) برای مبدل
پیشنهادی در طول یک سیکل کاری از (۳۰) و (۳۱) به دست می‌آید

$$\begin{aligned} P_{MOSFETs_Cond} &= P_{Su_Cond} + P_{Sd_Cond} + P_{Sv_Cond} + \\ P_{Sr_Cond} + P_{Sp_Cond} + P_{Sn_Cond} &= \\ \frac{\gamma M}{\pi\pi} R_{DS}(I_m)^\tau + R_{DS}(I_m)^\tau \left(\frac{1}{4} - \frac{2M}{3\pi} \right) + \\ R_{DS}(I_m)^\tau \left(\frac{1}{4} - \frac{2M}{3\pi} \right) + \frac{\gamma M}{\pi\pi} R_{DS}(I_m)^\tau + \\ \frac{\gamma M}{\pi\pi} R_{DS}(I_m)^\tau + R_{DS}(I_m)^\tau \left(\frac{1}{4} - \frac{2M}{3\pi} \right) &= 2.93\text{ W} \end{aligned} \quad (30)$$


$$\begin{aligned} P_{Diodes_Cond} &= P_{Dv_Cond} + P_{Dv_Cond} = \\ 2((I_m)V_F \left(\frac{1}{\pi} - \frac{M}{4} \right) + (I_m)^\tau R_{AK} \left(\frac{1}{4} - \frac{2M}{3\pi} \right)) &= 1.5\text{ W} \end{aligned} \quad (31)$$



شکل ۷: سیستم اینورتر بدون ترانسفورماتور تکفاز دومرحله‌ای متصل به شبکه همراه با فیلتر LCL.



شکل ۸: طرح کنترلی جریان تزریقی.

شکل ۹: (الف) ولتاژ خروجی مدل (v_{AB}) پیشنهادی در حالت پایدار و (ب) جریان تزریقی به شبکه در حالت پایدار (i_s).

R_g و R_c در محاسبات صرف نظر شده و لذا تبدیل لاپلاس کنترل کننده PR به صورت (۳۹) می‌باشد [۱۸]

$$G_{PR} = K_p + \frac{2K_r s}{s^2 + W_1^2} \quad (39)$$

با به دست آوردن تابع تبدیل لاپلاس برای کل سیستم داریم

$$G(s) \approx \frac{K_{PWM} G_{PR}(s)}{s(L_f + L_g)} \quad (40)$$

در (۳۹)، W_1 فرکانس تشدیدی و ضرایب K_p و K_r به ترتیب بهره تناسی و ضریب بهره نامیده می‌شوند. مقادیر این ضرایب از روی منحنی بُعد مربوط به تابع تبدیل لاپلاس کل سیستم به دست می‌آیند که مقادیر اختباری به ترتیب برابر 0.8 و 1000 می‌باشد [۱۸] و [۱۹].

۷- نتایج شبیه‌سازی و نتایج عملی

نتایج شبیه‌سازی با استفاده از نرم‌افزار PSCAD/EMTDC جهت تحلیل عملکرد مدل پیشنهادی متصل به شبکه در این بخش آورده شده و سلول خورشیدی در ساختار پیشنهادی توسط منبع ولتاژ dc مدل شده است. خازن پراکنده PV (C_{PV}) با دو خازن $1/10$ mF مدل گردیده که هر کدام به ترمیнал و زمین PV متصل شده‌اند. مقاومت زمین (R_g) برابر 3Ω بوده و مقدار اندوکتانس فیلتر نیز برابر 3 mH می‌باشد. بیشترین ولتاژ فاز شبکه برابر 50 Hz و فرکانس کلیدزنی f_s

لینک dc (V_d) را مناسب برای قسمت اینورتری افزایش می‌دهد. قسمت اینورتری ساختار پیشنهادی، جریان سینوسی مناسب برای شبکه با ضریب توان واحد را بر اساس روش حلقه قفل شده فاز^۱ (PLL) تولید می‌کند.

طبق شکل ۷، جریان مرجع، سینوسی می‌باشد. کنترل کننده PI بهره نامحدودی با پاسخی سریع و بدون خطای حالت ماندگار می‌دهد اما قادر به دنبال کردن جریان سینوسی بدون خطای حالت ماندگار نمی‌باشد. در مقابل، کنترل کننده PR، جریان مورد نظر را با بهره نامحدود در یک فرکانس مشخص (فرکانس تشدید) دنبال می‌کند [۱۸]. مدل ریاضی اینورتر متصل به شبکه و فیلتر LCL مطابق با شکل ۸ طبق (۳۸) به دست می‌آید.

$$\begin{aligned} L_f \frac{di_f}{dt} + R_f i_f &= v_{AB} - v_{Cf} - R_C i_{Cf} \\ L_g \frac{di_g}{dt} + R_g i_g &= v_{Cf} - v_g - R_C i_{Cf} \\ C_f \frac{dv_{Cf}}{dt} &= i_{Cf} \\ i_f &= i_g + i_{Cf} \end{aligned} \quad (38)$$

از روش کنترل ولتاژ لینک dc، جریان مرجع تزریقی به شبکه به دست آمده و روش حلقه قفل شده فاز نیز جریان تزریقی به شبکه را با ولتاژ شبکه هماهنگ می‌کند. جهت ساده‌سازی تحلیل از مقاومت‌های R_f

جدول ۱: مقادیر پارامترهای استفاده شده در نتایج عملی.

پارامتر	نام	مقدار
ولتاژ ورودی	V_{in}	۱۰۰ V
قسمت اهمی بار	R_s	۱۵۰ Ω
قسمت سلفی بار	L_s	۳۰ mH
خازن ساختار	C_{dc}	۹۴۰ uF
سلف ساختار	L	۱۰ mH

جدول ۲: مقایسه مبدل پیشنهادی با سایر ساختارهای مشابه.

مبدل	جریان نشتی (میلی آمپر)	THD _i (%)	$f_{s,max}$	بازده (%)
حالت مشترک [۷]	۱۰	۲/۶	۴۰	۹۶%
حالت مشترک [۱۲]	۱۵	۲/۵	۲۰	۹۷
حالت مشترک [۱۳]	۱۲	۲/۱	۲۰	۹۷/۸
حالت مشترک [۱۷]	۱۸	۲/۴	۲۰	۹۷/۵
HB [۲۰]	۱۳۰	۶/۸	۱۰	۹۵/۲
HF [۲۱]	۸۹/۴	۱/۵	۲۰	۹۲/۷۷
پیشنهادی	۱/۵	۲	۲۰	۹۸/۵

* بدون اختساب قسمت مبدل dc/dc افزاینده

جدول ۳: مقایسه مبدل پیشنهادی با سایر ساختارهای مشابه.


مبدل	ادوات نیمه‌هادی کلید	دیود	عنصر	حالات	حالات کاهنده‌گی
حالت مشترک [۷]	۳	۱	۷	دارد	دارد
حالت مشترک [۱۲]	۶	۰	۵	ندارد	دارد
حالت مشترک [۱۳]	۷	۲	۶	ندارد	دارد
حالت مشترک [۱۷]	۶	۶	۵	ندارد	دارد
HB [۲۰]	۴	۰	۳	ندارد	دارد
HF [۲۱]	۵	۰	۳	ندارد	دارد
پیشنهادی	۶	۲	۳	دارد	دارد

مقادیر $R = ۵۰\Omega$ و $L = ۳۰\text{mH}$ است. شکل ۱۱، ولتاژ سه‌سطحی خروجی با دامنه ۱۷۰ ولت را به ازای ولتاژ ورودی ۱۰۰ ولت نشان می‌دهد. مبدل آزمایشگاهی ساخته شده، ولتاژ dc ورودی ۱۰۰ ولت را به ولتاژ ac با مقدار مؤثر ۲۲۰ ولت تبدیل می‌کند.



مطابق با شکل ۱۱- ب، شکل موج جریان عبوری از بار نیز به ازای بار اهمی سلفی طبق مقادیر به کار گرفته شده دارای شکل موج سینوسی با کمترین اعوجاج می‌باشد. مقدار مؤثر جریان خروجی نیز برابر ۲A است. نتایج عملی ولتاژ ورودی و ولتاژ دو سر لینک dc در شکل ۱۲ آورده شده و جهت حذف هارمونیک‌های جریان خروجی از فیلتر با اندازه کوچک استفاده شده است.

۸- مقایسه ساختارهای مختلف با ساختار پیشنهادی

جدول ۲ و ۳ به مقایسه ساختار پیشنهادی با چندین ساختار متداول و جدید پرداخته است. در ساختارهای اینورتری بدون ترانسفورماتور با خط مشترک، جریان نشتی، بازده و تعداد عناصر به کار رفته بیشتر مورد توجه



شکل ۱۰: مدار عملی ساختار پیشنهادی.

شکل ۱۱: نتایج آزمایشگاهی ساختار پیشنهادی. ولتاژ خروجی [۱۰۰ V/div] و ولتاژ ورودی [۵ ms/div] (شکل موج پایینی) و (بالایی) (V_{AB})، جریان خروجی [i_{out}] [۲/۵ A/div] (شکل موج پایینی) و .timeشکل ۱۲: نتایج آزمایشگاهی ساختار پیشنهادی. ولتاژ لینک dc (v_{in}) [۱۰۰ V/div] و ولتاژ خروجی اینورتر [۱۰۰ V/div] (شکل موج پایینی) و (بالایی)، ولتاژ ورودی اینورتر [۱۰۰ V/div] (شکل موج پایینی) و .time [۱۰ ms/div]

نیز برابر ۲۰ kHz است. عملکرد مبدل پیشنهادی در حالت پایدار در شکل‌های ۹-الف و ۹-ب نشان داده شده است. شکل ۹-الف ولتاژ خروجی سه‌سطحی اینورتر قبل از فیلتر خروجی (v_{AB}) را مطابق با روش کنترلی PR نشان می‌دهد که دارای فرکانسی برابر با فرکانس کلیدزنی می‌باشد. شکل موج جریان سینوسی تزریق شده (i_s) با منحنی آبی رنگ همراه با جریان مرجع (i_{ref}) به رنگ سیبز در شکل ۹-ب آورده شده است. بهوضوح دیده می‌شود که جریان خروجی اینورتر، جریان مرجع را کمترین ریلی دنبال می‌کند. مطابق با شکل ۹- ب، پاسخ سریع کنترل کننده PR در این شکل بهوضوح دیده می‌شود.


نتایج عملی مبدل پیشنهادی با توجه به امکانات آزمایشگاهی و مسایل ایمنی برای توان ۲۰۰ وات آزمایش شده و مدار ساختار پیشنهادی جهت به دست آوردن نتایج عملی طبق شکل ۱۰ در آزمایشگاه ساخته شده است. شکل ۱۱ و شکل ۱۲ نتایج عملی مبدل پیشنهادی را به ازای ولتاژ ورودی ۱۰۰ ولت نشان می‌دهد. مقادیر استفاده شده در آزمایشگاه به صورت مقادیر جدول ۱ می‌باشد. بار اهمی- سلفی استفاده شده برابر با

- جهت انتقال توان در اکثر ساختارهای اینورتری متصل به شبکه، ولتاژ سمت dc باید بیشتر از ولتاژ سمت شبکه باشد در حالی که در مبدل پیشنهادی با توجه به بهره ولتاژ بیشتر، ولتاژ سمت dc می‌تواند کمتر از ولتاژ سمت شبکه نیز باشد.
- استفاده از روش کنترل تناسبی-تشدیدی در ساختار پیشنهادی باعث بهبود در THD جریان خروجی مبدل با توجه به دنبال کردن جریان مرجع سینوسی بدون خطای شود.
- در ساختار پیشنهادی با کنترل مناسب سیکل کاری کلیدهای سمت اولیه مدار پیشنهادی، می‌توان مبدل را در حالت‌های کاری افزاینده و کاهنده چهت گرفتن بیشترین توان سولو خورشیدی استفاده کرد.
- به دلیل سه سطحی بودن ولتاژ خروجی ساختار پیشنهادی، جریان تزریقی به شبکه سینوسی بدون اعوجاج با THD در حد استاندارد نسبت به ساختارهای دوستحی است.
- قابلیت کنترل مبدل به روش تکنیک مدولاسیون پهنای پالس.
- قابلیت اتصال مبدل پیشنهادی به شبکه.

در این مقاله ساختار جدیدی با کمترین جریان نشتی و مناسب برای سیستم‌های PV پیشنهاد شد. ساخت نمونه آزمایشگاهی چهت اطمینان از عملکرد مبدل طراحی و آزمایش و در نهایت چند نمونه مشابه، با ساختار پیشنهادی مقایسه گردید.

مراجع

- F. Bradaschia, M. C. Cavalcanti, P. E. P. Ferraz, F. A. S. Neves, E. C. dos Santos, and J. H. G. Mda Silva, "Modulation for three-phase transformerless Z-Source inverter to reduce leakage currents in photovoltaic systems," *IEEE Trans. on Ind. Electron.*, vol. 58, no. 12, pp. 5385-5395, Dec. 2011.
- M. C. Cavalcanti, A. M. Farias, K. C. Oliveira, F. A. S. Neves, and J. L. Afonso, "Eliminating leakage currents in neutral point clamped inverters for photovoltaic systems," *IEEE Trans. on Ind. Electron.*, vol. 59, no. 1, pp. 435-443, Jan. 2012.
- D. Barater, G. Buticchi, A. S. Cronto, G. Franceschini, and E. Lorenzani, "Unipolar PWM strategy for transformerless PV grid-connected converters," *IEEE Trans. Power Electron.*, vol. 27, no. 4, pp. 835-843, Dec. 2012.
- Y. Bae and R. Y. Kim, "Suppression of common-mode voltage using a multi central photovoltaic inverter topology with synchronized PWM," *IEEE Trans. on Ind. Electron.*, vol. 61, no. 9, pp. 4722-4733, Sept. 2014.
- W. Li, Y. Gu, H. Luo, W. Cui, X. He, and C. Xia, "Topology review and derivation methodology of single phase transformerless photovoltaic inverters for leakage current suppression," *IEEE Trans. on Ind. Electron.*, vol. 62, no. 7, pp. 4737-4551, Jul. 2015.
- J. Ji, W. Wu, Y. He, Z. Lin, F. Blaabjerg, and H. Shu-Hung, "A simple differential mode EMI suppressor for the LLCL-filter based single phase grid-tied transformerless inverter," *IEEE Trans. on Ind. Electron.*, vol. 62, no. 7, pp. 4141-4147, Jul. 2015.
- N. Vazquez, M. Rosas, C. Hernandez, E. Vazquez, and F. J. Perez-Pinal, "A new common-mode transformerless photovoltaic inverter," *IEEE Trans. on Ind. Electron.*, vol. 62, no. 10, pp. 6381-6391, Oct. 2015.
- S. Saridakis, E. Koutroulis, and F. Blaabjerg, "Optimal design of modern transformerless PV inverter topologies," *IEEE Trans. Energy Conv.*, vol. 28, no. 2, pp. 394-404, Jun. 2013.
- B. N. Alajmi, K. H. Ahmed, G. P. Adam, and B. W. Williams, "Single-phase single-stage transformerless grid-connected PV system," *IEEE Trans. Power Electron.*, vol. 28, no. 6, pp. 2664-2676, Jun. 2013.
- H. Luo, Y. Dong, W. Li, and X. He, "Modular multilevel-clamped multilevel converter (M-MC2) with dual T-Type modules and one diode module," *J. of Power Electron.*, vol. 14, no. 6, pp. 1189-1196, Nov. 2014.
- E. S. Sreeraj, K. Chatterjee, and S. Bandyopadhyay, "One-cycle-controlled single-stage single-phase voltage sensorless grid-connected PV system," *IEEE Trans. on Ind. Electron.*, vol. 60, no. 3, pp. 1216-1224, Mar. 2013.



شکل ۱۳: جریان نشتی در برخی ساختارهای اینورتری PV (الف) HB5 (ب) HB13 (ج) HB12 (د) پیشنهادی.

قرار گرفته‌اند. جدول ۲ به مقایسه ساختارهای اینورتر بدون ترانسفورماتور متداول از لحاظ بازده، بیشترین فرکانس کلیدزنی، THD جریان خروجی و مقدار جریان نشتی پرداخته است. مبدل‌های مورد مقایسه، مبدل HB5 و ساختارهای ارائه شده در [۷]، [۱۲]، [۱۳] و [۱۷] می‌باشد. ساختار HB دارای بیشترین جریان نشتی مطابق شکل ۱۳-الف (در واقع جریان بیشتر از مقیاس انتخابی می‌باشد) در مقایسه با ساختارهای HB5 و HB13-ب و -ج، ساختار پیشنهادی مطابق شکل ۱۳-د (۷) دارای کمترین جریان نشتی است. مقیاس یکسان در نتایج، وضوح اختلاف بین آنها را نشان می‌دهد. جدول ۳ مقایسه برخی ساختارهای اینورتری بدون ترانسفورماتور را از لحاظ تعداد ادوات نیمه‌هادی، عناصر پسیو و توانایی کاهنده و افزاینده در ولتاژ ورودی لینک dc بررسی می‌کند. با توجه به جدول ۳، تمامی اینورترها قادر به ایجاد حالت کاهنده‌گی ولتاژ می‌باشند ولی باعث افزایش THD جریان خروجی می‌شوند. عدم تفاوت تمامی ساختارها با ساختار پیشنهادی، در توانایی عملکرد در حالت کاهنده‌گی بدون افزایش THD خروجی می‌باشد. با توجه به جدول ۳ ساختار پیشنهادی در حالت کلی دارای کمترین عناصر پسیو و ادوات نیمه‌هادی بین ساختارهای مورد مقایسه می‌باشد.

۹- نتیجه‌گیری

در این مقاله، اینورتر بهبودیافته بدون ترانسفورماتور متصل به شبکه برای سیستم‌های PV پیشنهاد داده شد. ویژگی اصلی اینورتر پیشنهادی عبارت است از:

- توانایی اتصال مستقیم نقطه خنثی شبکه به ترمینال منفی آرایه PV
- جهت حذف جریان نشتی.
- وجود تنها یک سلف فیلتر خروجی با مقدار کمتر در مقایسه با ساختارهای مشابه که مجبور به استفاده از دو سلف فیلتر خروجی برای کاهش جریان نشتی شده‌اند.
- ساختار پیشنهادی با توجه به خط مشترک بین بار خروجی و منبع dc، مناسب برای بارهایی است که که نقطه مشترک با منبع دارند که از جمله آنها سیستم‌های فوتوفولتائیک می‌باشد.
- سیستم پیشنهادی بهره ولتاژ بزرگی را پیشنهاد داده و این اطمینان را می‌دهد که برای منابع dc با ولتاژ کمتر نیز عمل کند.

مهران صباحی در سال ۱۳۷۰ مدرک کارشناسی خود را از دانشگاه تبریز، در سال ۱۳۷۳ مدرک کارشناسی ارشد خود را از دانشگاه تهران و مدرک دکتری مهندسی برق خود را از دانشگاه تبریز در سال ۱۳۸۸ دریافت نمودند. ایشان از سال ۱۳۸۸ عضو هیأت علمی دانشکده مهندسی برق و کامپیوتر دانشگاه تبریز می‌باشند. زمینه‌های تحقیقاتی مورد علاقه ایشان مبدل‌های الکترونیک قدرت و سیستم‌های انرژی تجدید پذیر می‌باشد.

سیدحسین حسینی در سال ۱۳۵۵ مدرک کارشناسی خود را از دانشگاه تبریز، در سال ۱۳۵۷ مدرک DEA خود را از INPL فرانسه دریافت کردند و مدرک دکتری مهندسی برق خود را از همان دانشگاه در سال ۱۳۶۰ دریافت نمودند. ایشان از سال ۱۳۶۱ عضو هیأت علمی دانشکده مهندسی برق و کامپیوتر دانشگاه تبریز می‌باشند. ایشان فرست مطالعاتی خود را در دانشگاه Queensland کشور استرالیا در سال ۱۳۶۹ طی کرده است و از سال ۱۳۷۴ به عنوان استاد تمام دانشگاه تبریز درآمدند. زمینه‌های تحقیقاتی مورد علاقه ایشان الکترونیک قدرت، کاربردهای الکترونیک قدرت در سیستم‌های انرژی نو و ادوات FACTS می‌باشد.

ابراهیم بایایی در سال ۱۳۷۱ مدرک کارشناسی، کارشناسی ارشد و دکتری مهندسی برق خود را به ترتیب در سالهای ۱۳۸۰ و ۱۳۸۶ از دانشگاه تبریز دریافت نموده‌اند. ایشان از سال ۱۳۹۴ به عنوان استاد تمام دانشگاه تبریز درآمدند. ایشان دارای ۱۷ ثبت اختصار در زمینه الکترونیک قدرت می‌باشند. ایشان از سال ۱۳۹۲ سردبیر مجله مهندسی برق دانشگاه تبریز می‌باشند. زمینه‌های تحقیقاتی مورد علاقه ایشان مدلسازی، طراحی و کنترل مبدل‌های الکترونیک قدرت، اینورترهای چندسطحی و سیستم‌های انرژی تجدیدپذیر و ادوات FACT می‌باشد.

گورک قوه‌پیان مدرک کارشناسی مهندسی برق خود را در سال ۱۳۶۶ از دانشگاه تبریز، مدرک کارشناسی ارشد مهندسی برق خود را در سال ۱۳۶۸ از دانشگاه امیرکبیر و مدرک دکتری مهندسی برق خود را در سال ۱۳۷۵ از دانشگاه تهران با رتبه اول در تمام دوره‌ها دریافت نموده‌اند. ایشان از سال ۱۳۷۲ تا ۱۳۷۵ به عنوان استاد تمام دانشگاه RWTH آلمان طی کرده‌اند. ایشان از سال ۱۳۸۶ به عنوان استاد تمام دانشگاه امیرکبیر درآمدند. ایشان سردبیر نشریه مهندسی برق و الکترونیک ایران بوده و بیش از ۹۵ مقاله ژورنال و کنفرانس در مجلات دارند. زمینه‌های تحقیقاتی مورد علاقه ایشان شبکه هوشمند، میکروگریدها، ادوات FACT و سیستم‌های HVDC می‌باشد.

- [12] L. C. Breazeale and R. Ayyanar, "A photovoltaic array transformerless inverter with film capacitors and silicon carbide transistors," *IEEE Trans. Power Electron.*, vol. 30, no. 3, pp. 1297-1305, Mar. 2015.
- [13] J. M. Shen, H. L. Jou, and J. C. Wu, "Novel transformerless grid-connected power converter with negative grounding for photovoltaic generation system," *IEEE Trans. Power Electron.*, vol. 27, no. 4, pp. 1818-1829, Apr. 2012.
- [14] M. Kazanbas, L. Menezes, and P. Zacharias, "Considerations on grounding possibilities of transformerless grid-connected photovoltaic inverters," in *Proc. Energy Conf. and Exhibition, ENERGYCON'12*, pp. 9-12, Nov. 2012.
- [15] T. Salmi, M. Bouzguenda, A. Gastli, and A. Masmoudi, "A novel transformerless inverter topology without zero-crossing distortion," *Int. J. of Renewable Energy Res.*, vol. 2, no. 1, pp. 140-146, Feb. 2012.
- [16] O. Lopez, R. Teodorescu, F. Freijedo, and J. Doval-Gandoy, "Leakage current evaluation of a single-phase transformerless PV inverter connected to the grid," in *Proc. IEEE Appl. Power Electron. Conf.*, pp. 907-912, Anaheim, CA, USA, May 2007.
- [17] Y. Wang and R. Li, "Novel high-efficiency three-level stacked-neutral point-clamped grid-tied inverter," *IEEE Trans. Ind. Elect.*, vol. 60, no. 9, pp. 3766-3774, Sep. 2013.
- [18] N. Zhang, H. Tang, and C. Yao, "A systematic method for designing a PR controller and active damping of the LCL filter for single-phase grid-connected PV inverters," *Energies*, vol. 7, no. 6, pp. 3934-3954, Jun. 2014.
- [19] D. N. Zmood and D. G. Holmes, "Stationary frame current regulation of PWM inverters with zero steady-state error," *IEEE Trans. Power Electron.*, vol. 18, no. 3, pp. 814-822, May 2003.
- [20] S. Lee, H. Kim, K. T. Kwon, and J. M. Kwon, "Single-phase transformerless bi-directional inverter with high efficiency and low leakage current," *IET Power Electron.*, vol. 7, no. 2, pp. 451-458, Feb. 2014.
- [21] T. K. S. Freddy, N. A. Rahim, H. Wooi-Ping, and S. C. Hang Wu, "Comparison and analysis of single-phase transformerless grid connected PV inverters," *IEEE Trans. Power Electron.*, vol. 29, no. 6, pp. 5358-5369, Oct. 2014.

جابر فلاح اردشیر تحصیلات خود را در مقطع کارشناسی از دانشگاه شهید مدنی آذربایجان، در مقطع کارشناسی ارشد از دانشگاه زنجان و در مقطع دکتری از دانشگاه تبریز در رشته مهندسی برق قدرت به ترتیب در سال‌های ۱۳۸۹ و ۱۳۹۱ و ۱۳۹۵ به پایان رسانده است. ایشان فرست مطالعاتی خود را در دانشگاه آلبورگ کشور دانمارک در سال ۱۳۹۵ طی کرده و از سال ۱۳۹۵ عضو هیأت علمی دانشکده فنی دانشگاه آزاد تبریز می‌باشد. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: مدلسازی، تحلیل و کنترل مبدل‌های الکترونیک قدرت و سیستم‌های انرژی تجدید پذیر.