مرکز منطقه ای اطلاع رسانی علوم و فناوری فصلنامه مهندسی برق و مهندسی کامپيوتر ايران 16823745 21 1 2023 5 3 Design and Simulation of a Low Power and High-Speed CMOS Double-Tail Comparator طراحی و شبیه‌سازی مقایسه‌کننده‌های دو دنباله توان پایین و با سرعت بالا 59 65 fa اکبر حیدری تبار گروه مهندسی برق ،دانشگاه آزاد اسلامی واحد نور حبیب اله آدرنگ گروه مهندسی برق ،دانشگاه آزاد اسلامی واحد نور سیدصالح قریشی گروه مهندسی برق ،دانشگاه آزاد اسلامی واحد نور رضا یوسفی گروه مهندسی برق ،دانشگاه آزاد اسلامی واحد نور 2022 1 28 The need for low power and high-speed ADC pushes for dynamic comparators to reduce power consumption and maximize speed. This paper presents an analysis of delay, speed, and comparator considerations, and analytical expressions are derived. Using the equation expressions, we can understand the design of comparators and make trade-offs. Based on the presented analysis, a new dynamic comparator is proposed by modifying the circuit of the conventional tail comparator for high speed and low power at small supply voltages without complicating the circuit design, resulting in a remarkable reduction in delay time and incremental speed. Simulation results in a 180 nm CMOS technology confirm the analysis results. It is shown that the proposed conventional tail comparator reduces power consumption and increases speed. The simulation results show that the proposed comparator operates up to 2.5GHz with a delay of 69ps and consumes only 329 μW at a supply voltage of 1.2 V and an offset standard deviation of 7.8 mW. در یک ADC با توان کم و سرعت بالا، مقایسه‌کننده‌های دینامیکی با توان کم و سرعت بالا از نیازهای ضروری می‌باشد. این مقاله تحلیلی از ملاحظات تاخیر انتشار، سرعت، و توان مصرفی مقایسه‌کننده را ارائه می‌کند و عبارات تحلیلی مورد نظر تجزیه و تحلیل می‌شوند. با استفاده از معادلات ریاضی، می‌توان طراحی مقایسه‌کننده‌ها را درک نمود. بر اساس تحلیل ارائه شده، یک مقایسه‌کننده دینامیکی جدید با اصلاح مدار مقایسه‌کننده دو دنباله برای سرعت بالا و توان کم در ولتاژهای تغذیه کم بدون پیچیدگی طراحی مدار پیشنهاد شده است که منجر به کاهش قابل‌توجه در زمان تاخیر و در نتیجه افزایش سرعت می‌شود. نتایج شبیه‌سازی در فناوری CMOS 0.18 میکرومتری نتایج تجزیه و تحلیل را اثبات می‌کند و نشان داده شده که مقایسه‌کننده دو دنباله پیشنهادی توان مصرفی را کاهش داده و سرعت را افزایش می‌دهد. نتایج شبیه‌سازی نشان می‌دهد که مقایسه‌کننده پیشنهادی تا فرکانس 5/2 گیگاهرتز با تاخیر 69 پیکوثانیه کار می‌کند و حدود 329 میکرووات را در ولتاژ تغذیه 2/1 ولت و انحراف استاندارد 8/7 میلی‌وات مصرف می‌کند. طراحی CMOS، مقایسه‌کننده،سرعت بالا، توان پایین، دو دنباله http://ijece.org/fa/Article/Download/33665