﻿<?xml version="1.0" encoding="utf-8"?>
<ArticleSet>
  <ARTICLE>
    <Journal>
      <PublisherName>مرکز منطقه ای اطلاع رسانی علوم و فناوری</PublisherName>
      <JournalTitle>فصلنامه مهندسی برق و مهندسی کامپيوتر ايران</JournalTitle>
      <ISSN>16823745</ISSN>
      <Volume>19</Volume>
      <Issue>4</Issue>
      <PubDate PubStatus="epublish">
        <Year>2022</Year>
        <Month>2</Month>
        <Day>8</Day>
      </PubDate>
    </Journal>
    <ArticleTitle>Analysis of Slew Rate and Settling Time in Two Stage CMOS Operational Amplifiers with Cascode Compensation</ArticleTitle>
    <VernacularTitle>محاسبه زمان نشست و SR تقویت‌کننده‌های عملیاتی دوطبقه CMOS با جبران‌سازی کسکود</VernacularTitle>
    <FirstPage>279</FirstPage>
    <LastPage>286</LastPage>
    <ELocationID EIdType="doi" />
    <Language>fa</Language>
    <AuthorList>
      <Author>
        <FirstName>حنانه</FirstName>
        <LastName>غلام نتاج</LastName>
        <Affiliation>گروه مهندسي برق</Affiliation>
      </Author>
      <Author>
        <FirstName>حبیب اله</FirstName>
        <LastName>آدرنگ</LastName>
        <Affiliation>گروه مهندسي برق</Affiliation>
      </Author>
      <Author>
        <FirstName>سیدصالح</FirstName>
        <LastName>محسنی</LastName>
        <Affiliation>گروه مهندسي برق</Affiliation>
      </Author>
      <Author>
        <FirstName>سیدصالح</FirstName>
        <LastName>قریشی</LastName>
        <Affiliation>گروه مهندسي برق</Affiliation>
      </Author>
    </AuthorList>
    <History PubStatus="received">
      <Year>2020</Year>
      <Month>10</Month>
      <Day>20</Day>
    </History>
    <Abstract>Slew rate and settling time are the important parameters in opamps with feedback. In this paper, the slew rate and settling time of the fully differential two stages folded cascade architecture amplifier with cascade compensation is analyzed. An important characteristic of the proposed analytical model is that the behavior of the transistors is examined in detail after applying the step in the input, and it is shown that the settling time as well as slew rate would depend on the size of the input step. The performed analysis can be beneficial for design and manual calculations in integrated circuits. Moreover, circuit level simulation is used to validate the analytical results with particular emphasis on slew rate and settling time. Simulations results show excellent conformance between the analytical equations and the simulation results.</Abstract>
    <OtherAbstract Language="FA">زمان نشست و نرخ چرخش، یکی از پارامترهای مهم در آپ‌امپ‌های فیدبک‌دار است. در این مقاله زمان نشست و نرخ چرخش در تقویت‌کننده دوطبقه تمام تفاضلی CMOS با جبران‌سازی کسکود مورد تحلیل قرار می‌گیرد. ویژگی تحلیل ارائه‌شده آن است که رفتار ترانزیستورها پس از اعمال پله در ورودی به طور دقیق‌تر مورد بررسی قرار می‌گیرد و نشان داده می‌شود که زمان نشست و همچنین نرخ چرخش به اندازه پله ورودی وابستگی دارد. تحلیل انجام‌شده می‌تواند برای طراحی و محاسبات دستی در مدارهای مجتمع مفید واقع شود. همچنین جهت بررسی اعتبار و دقت تحلیل ارائه‌شده، شبیه‌سازی‌های مختلفی انجام شده که تطابق عالی بین مدل تحلیلی ارائه‌شده و نتایج شبیه‌سازی را نشان می‌دهد.</OtherAbstract>
    <ObjectList>
      <Object Type="Keyword">
        <Param Name="Value">زمان نشست، نرخ چرخش، اسلویینگ، جبران‌سازی کسکود، تقویت‌کننده عملیاتی و پاسخ پله</Param>
      </Object>
    </ObjectList>
    <ArchiveCopySource DocType="Pdf">http://ijece.org/fa/Article/Download/29187</ArchiveCopySource>
  </ARTICLE>
</ArticleSet>