TI - يک مدل سطح بالا برای وارسی خواص CTL در طرح توصيف شده توسط VHDL ‌ JO - فصلنامه مهندسی برق و مهندسی کامپيوتر ايران JA - پژوهشکده برق جهاد دانشگاهی LA - fa SN - 16823745 AU - بيژن عليزاده AU - زین العابدین نوابی AD - دانشگاه تهران AD - دانشگاه تهران Y1 - 1382 PY - 1382 VL - 2 IS - 1 SP - 92 EP - 98 KW - توابع انتقال حالتحل‏کننده معادلات صحيحمعادلات چندجمله‏ای با متغيرهای صحيحBDD و Boolean Satisfiability DO - N2 - در اين مقاله قصد داريم مدل سطح بالايي بر پاية معادلات چندجمله‏اي با متغيرهاي صحيح ارائه دهيم كه مناسب براي وارسي خواص بر پاية CTL (Computational Temporal Logic) مي‏باشد. اكثر ابزارهاي وارسي از ساختمان داده‏هاي سطح پاييني مانند BDD استفاده مي‏كنند و اين ساختمان داده‏ها به علت نياز به حافظه زياد، قابل اعمال به بخش مسير داده از يك طرح نمي‏باشند، در حالي كه مدل سطح بالاي پيشنهادی در اين مقاله قادر است بخش‏هاي مسير داده و كنترلر را با هم مورد ارزيابي قرار دهد. ضمن اينكه روش پيشنهادي به گونه‏اي است كه نياز به حل صريح معادلات نمي‏باشد و اين كار توسط عمليات جايگزيني و ساده‏سازي انجام مي‏گيرد. در انتها نتايج كارمان با ابزار VIS، بعنوان يك ابزار وارسي بر پاية BDD، مقايسه مي‏گردند. UR - http://rimag.ir/fa/Article/27822 L1 - http://rimag.ir/fa/Article/Download/27822 TY _ JOURId - 27822